《VIVADO下ILA使用指南.docx》由会员分享，可在线阅读，更多相关《VIVADO下ILA使用指南.docx（12页珍藏版）》请在三一文库上搜索。
1、VIVADO下ILA使用指南ILA是VIVADO下的一个DEBUG- IP，类似于片上逻辑分析仪，通过在RTL设计中嵌入ILA核，可以抓取信号的实时波形，帮助我们定位问题。本文档以一个简单的COUNTER设计为例，对VIVADO (2014.1 )下ILA核的使用进行说明。第一部分RTL设计module cou nter in put elk, output 3:0 q );wire elk;想抓取ent信号进行观察(* keep = "TRUE" *)reg 3:0 ent = 4'dO;assig n q = ent;always(posedge elk) be
2、gin ent <= ent + 4*d1; enden dmodule第二部分加入LIA核 在vivado工程中，打开IP Catalog选项，找至【J ILA核N ame十 A Lit runoti舟 Induslfi al3 工 AKI Infrastruc+i-Lre由 i- BaselFr Fl尸m尸尸十qP L Cowiiiunication & Netweiking 申Debug & VeElXlcaTIcnW tL? Dubuj?ft IBERT 7 Series GTHp JTAG to AXI Wasterfl1 VTO AVirtual Tnpxit
3、/Giitriit P Digital Signal Processing 由 Embedded ProcesEing 也 1APGA tiirAs arid Design 串至 Hath Functions 丙 M Memories & Storage Elenems 申 i. St andard Bus ZnteriacAs P Video 发 Imas八 Processing进入ILA核的配置界面（2页）第一页dan I <»b! m IPI L A (Ini nt ILDIBILO1 A n« 1 IF z ex J 4.4L 0>M|l
4、3;3cE-Ldaaa-Ti i：-t£c-nbji!PL.oc：>-14.on!uw£-tcJ-i.-lea-ultC - rigpori «.nAt *n.w III _ 1)Tg iLotm»yhsr r cfajji £. prE>e par<£ UB* *Vf*Bja<o Ht匚0”1<«Gcnn«-r «.l OpT l->niD.3|H-nnl 1 cr Twtf<»11V* r1 AVTDTLMbe<r M FtrC&ess
5、flSaiFipl# Data D wttijlpm,.r Tirl M.eir CXat FcAitI TK<v1 ：BJtcxr J ra P i tI np-u t R£qp is-ax | OJ s-£ Cil及 Ansi £ t ora « S*# 4. ng ET'C 叩tLET>?rAi.I JI. d.vna.n.-c. i=-J T-u 1F? r? <1 jrim r ol GnT ?Mi H.-10A4ITi_-iTi 15T7 0c CMc-ii p-air a t ->T-s EC>T tz
6、r7可以修改例化名，在“ Number of Prober在“component Name可以修改想抓取信号的分组个数,在本例中仅观察 1组信号ent，在“ sample Data Depth本例选择默认值1024。其他选项保持默认值可以修改抓取信号的深度,第二页1 l_JL ClrLtiecx- nt.ed _«>-£1>c JLnc. lAtzer >(4. O>D j l LA 电 Ji ； * nT LOJI h IF1 Lccct L«n i iwi t chDef aul t BGLOT <313Uu'ipoE&#
7、39;wtii: Ertl a» w | Jl 1 !jJ To ran s guff merr than Cf protw peris- u-w Vn-Aack? Td aCo-n.wfea 1 Zip 11 _»ris Fi o>tit_F cr 1 s CD- - O >Fr Atk-£ F&rtFr sj-be < 5. dtti1-. 4D96J ldkT>eir QT C c»p><i- a t ex nelk i-obeO 3 D在“ Probe Width ”选择各分组信号的位宽，我们需要观察的
8、ent信号为4bit，这里选择4点击0K，到此为止，ILA的配置完成第三部分 在RTL中嵌入ILA核 在vivado工程的sources窗口找到刚生成的ILA核的例化代码=1 -kz- IF 1 1I-l 11 :11I.Qi". 11 jnt 1 a t L ona t c宙 b , Synthesis - ： > if SI Mulat Ion -1 . Ctiange Loe i.f 4 i，隹一 0. dcp1 吧il a_0_f unceln. v;->? i 1 a_O_f uncslu. vtidl11 a_ 0_ s t ubx v ?"1 11
9、 a_O_i； T Lib. vhdlHiexarctiv IF Soixrceo Litra-ri es Ccupile OTdexi * S vLIL-cer*： v' Ttinpl a t cB将其复制到RTL设计中，并连接好信号module cou nter ( in put elk, output 3:0 q)；wire elk;想抓取ent信号进行观察(* keep = "TRUE" *)reg 3:0 ent = 4'dO;assig n q = ent;always(posedge elk) begin ent <= ent + 4fd
10、1;endila 0 u la mJ(_.elk (elk),.probeO (ent) en dmoduleps : ILA的elk需要连接到需要观察信号的相应时钟域，在一个RTL中可以嵌 入多个ILA ,方便观察不同时钟域 的信号1）修改完RTL后，点击Gen erate Bitstream生成bit文件2）开发板上电，接上JTAG下载器，然后打开open TargetProgrsun and Debug© Bitstream SettingsGenerate Bitstream* d* Open Hardware ManagerOpen TargeTA?PrigTaiL Dev
11、i ceAdd Configuration Me打开 Open New Target.Open New Hardware Targe tOpen Hardware TargetIhis wizard will guide you through connecting to a hardware t arget.To connect to a renote hardware target provide the host name and IP port of +h<* rwotr mnchin<* on vhi ch th-* instnnc<* of n Vivado Ha
12、r-jvare Serxer is running.To uontiniiL, rlick Hrt.：Hext > ：| CancelYfu-dv ar-c SerT-er S«-V-4-£ncASei eat . oc al ox r CM ate iiax dw ax c s ex vex thun 匚口上：tf L.settings Use Local s CJT vex if the t arse t is at taehcl to the local nactihictjiet najie andC c*nn set 19 ；TTil -7 in - r i
13、 L p 1 -Click Next to latunch and/or connect to the vcsc#erv«r (p*rt 60001> and hwAicrver (port 3121) appl i c at 1 ons on tlie 1x2 wtachtincAV Rnulk I CanuuL I点击Next点击NextX|VIX/AD。'Open Hitrdwax-eSummary(X Hardware Servei' Settings: Server: localhost:3121® VCSE Server Settings:
14、 o Server: localhost:60001 。Version: 20® Target Settings: Target; xi1inx_tcf/Xi1inx/00000000000000 Frequency; 6000000CancelTo connect to th hardware described above, click Finish< Back I ： £inifh «<v7Zm 点击FinishE9ThAr& was 1 error message vhlLe opening rhls design.design pra
15、graruned into the O VIC rer#*vsX rtip prob .岳 ffile is up-tQdatthen re° CLatn:ools 2747741 ICismarch between theThe device design lias 0 ILA coreCs) and and 0 VIO cor(S).Rec slut i on: Mak« sure th* devi ce probesCIK点击ok，该错误是软件误报发现vivado界面的左下角的Program Device选项变亮，点击该选项,下载 bit文件Progr a.* and
16、 DebugBitstrean Settings 七 Generate EitsTrcan UHardware Manager 叶 Open TargetCQnf igurat ion Me)点击Pro.开始下载Cancel工 Frograi DevicePrograMiing the device.I1%Background下载完成，vivado界面发生变化3 - L4r±4j1Itu iMUrMI/UlliiF.TCtkUL.inyftA - LU Ujil lAdL Okv- -HL.11)J CJfan ( ； ® kL MLE 2 n.AJreTrL |Y|2 S
17、C 5lur.uTTxOt.BK»r4：A-L pW13 W( M3)E <iwthS, tb imn!Fx-puaJnjcf IL:Ucscj-aJ Fx a*! Lm.n J- -hxAh L 2 © LSrAa/Ifl Tel fmdr Scflil C/D Llriii MSeME ii打开window菜单栏,选择Debug Probes选项,界面会多出一个Debug Probes窗口， 3-八* tt3tur* . SiMMHBh «科因0回工制(! /Tiw/I | ILA 司UA lt» sq:“BCan *MmtM Cvtkfift
18、p SmxwV 3MMrregm E 4Rbl>VMJ Am EHbcd tki.o tF【w，y tUQ A<4 a：”2 Settu*，,，N- 1b»tM rrru Iwlce卬iene0- «/ 3.曲.3 一 八t- 1，：kX i ifttl«2 |T ZTBTT«ll«. 1r«* Irlfgpar 9MdM- 3 vtrww将需要观察的信号ent信号“拖入”右侧的Basic Trigger Setup在这个界面中可以修改触发条件（ent=2），触发深度（1024），触发位置（500）等参数（类似于chips
19、cope)弧a Ttiwct led* 5?11 iB1 Tri(ger卜.>| C-ap*ur-? lvdM- S*t tin 目壬Trigger Ciptare StitusCere- status; Lirikrrtrvisw 1 of 1TrFT-fi FrA-Tiri Fger Ymitiing: for TriAgur"I CapTto-e n 曲：? luibAr of vlndiQVi:JJalav data dleptkl:|7?*775ES.1 m-c.厂冶 Itlon in vlndovjpM* i 0 -111 -f Jin jCentral Stttii 貉 lefnsh nlie Cut):卜卞:点击左侧的触发开关，vivad。会自动打开一个wave窗口ValuedX I I 一* 皿3C通过放大波形，可以观察波形细节