《dsp的低功耗模式.doc》由会员分享，可在线阅读，更多相关《dsp的低功耗模式.doc（7页珍藏版）》请在三一文库上搜索。
1、240xA系列DSP有一个低功耗指令IDLE，当被执行时，该指令将停止CPU 中所有电路的时钟；尽管如此，从 CPU中出来的时钟将继续输出。通过使用该 指令，CPU的时钟将被关闭以节约能量。当遇到复位或者中断请求时CPU将推出IDLE模式。1.1时钟类型所有以240xA为内核的设备均包含下面两种时钟类型： n 组成大部分CPU逻辑电路时钟的CPU时钟。n 组成外设时钟以及CPU中的中断逻辑电路的系统时钟（由 CPU 中出来的CLKOUT得来）。当CPU进入IDLE模式时，系统时钟继续产生，CPU时钟停止产生。这种 模式叫作IDLE1模式。当CPU进入IDLE2模式时，CPU时钟，系统时钟都将
2、停止产生，这样允许进一步的节省能量。第三种节能模式，HALT模式，有可能将看门狗时钟以及振荡器时钟关闭。 在HALT模式中，输入到锁相环的时钟被关 闭。低功耗模式不会改变通用I/O 口的状态。在进入低功耗模式之前，I/O 口将 保持住同样的状态。并且，进入低功耗模式后，通用I/O 口不会进入到高阻抗状 态以及内部电压上拉或下拉不会改变。当执行IDLE指令时，系统配置寄存器 SCSR1的12，13位LPM位将决定 DSP进入三种节能模式中的哪种模式。以下图标为三种模式下各时钟的关闭情况以及退出该情况所需要的条件。（见相册） 1.2退出低功耗模式多种情况可以退出低功耗模式。以下部分描述了怎样退出低
3、功耗模式。1.2.1 复位复位（任何情况下的复位）可以使DSP退出任何一种低功耗模式。 如果DSP处于HALT模式即暂停状态下，复位将启动振荡器；尽管如此，由于 启动振荡器至产生时钟需要一定时间，CPU的复位将被延迟一段时间。1.2.2 外部中断外部中断，XINTx，可以使DSP退出出HALT的任何一种中断。如果DSP处于IDLE2节能模式，连接到外部中断引脚的同步逻辑可以识别出在 引脚上的中断，然后开始系统时钟和 CPU时钟，然后允许时钟逻辑向 PIE控制 器产生中断请求。1.2.3 唤醒中断有一些外设具备启动DSP时钟的能力，然后形成了对某确定事件的 中断。比如在通讯线路中的一些激活电压。
4、例如： CAN唤醒中断可以在没有时 钟运行时进行错误的中断请求。退出低功耗模式一一一些样例外设中断被用来唤醒处于不同功耗模式的DSP。唤醒的动作（以及DSP接下来的动作）由下列情况决定；n该外设在外设中断级是否被使能n该外设上级的IMR.n是否被使能n 在ST0中的INTM 状态以下为唤醒低功耗模式的两个样例；1. 使用 XINT1 来唤醒 LPM0 模式当使用 XINT1 来唤醒处于 LPM0 状态的 DSP 时，根据 XINT1 中断配置的不同，可以发生两件事情。 如果 XINT1 中断被使能（通 过设置 XINT1CR 中合适的位并且 IMR 中 0 位为 1 ）并且 INTM 位为 0
5、 ，一个有效的 XINT1 信号将首先将 DSP 从 LPMO 所确定 的功耗模式中唤醒并且使 DSP 进入相应的中断向量表。尽管如 此，如果 INTM 为 1，当 XINT1 中断发生时， DSP 将被唤醒然后 继续执行 IDLE 指令的下一条指令。2. 使用 PDPINTA 来唤醒 LPM2 （HALT ）情况 1 ；PDPINTA 在外设级别被使能；相应的 IMR 位被置 1；INTM 为 0， 当唤醒 HALT 模式后，代码进入 INT1 分支程序。情况 2 ：PDPINTA 在外设级别被使能；相应的 IMR 位被置 1；INTM 为 1， 当唤醒HALT模式后，DSP将被唤醒然后继续
6、执行IDLE指令的 下一条指令。情况 3 ；PDPINTA 在外设级别被使能；相应的 IMR 位被置 0；INTM 为 1，DSP 将不会从 HALT 模式中唤醒过来。1）当使用PDPINTA来唤醒系统时，输入到 EVA的时钟必须被使能2）当使用PDPINTA来唤醒LPM2时，必须保持6到12个时钟周期。3）PDPINTA包括同步路径和异步路径。异步路径被用来唤醒HALT模式。时钟也是被异步PDPINTA所唤醒。一旦时钟被唤醒了，就 将形成中断。尽管如此，PDPINTA必须维持足够长的低电平以致 使第一个时钟边缘能捕捉到它。143 关闭 Flash在进入LPM2模式前，可以关闭Flash模块。
7、当执行从片内存储 器的代码时可以执行这一操作。这种模式可以达到最低的电流损耗。以 下为关闭Flash模块的指令序列：（见相册）LPM2模式可以通过RS或者PDPINTx信号退出。当RS自动打开Flash模块时，如果PDPINTx被用来打开Flash模块接下来的指令就将被执 行。（见相册）Low-PowerMod*LPMk 8it$SCSR12：13CPU Clock DomainSystem ClockDomainWDCLKStatusPLL StatusOSCStatusBxit ConditionCPU running normallyXXOnOnOrOnOnIDLE1 - (LPMO)0
8、0OffOnOnOnOnPeripheral interrupts. XINTtr2 Reset, PDPINTA-'BIDLE2-(LPM1)01OffOftOnOnOnWakeup interrupts. XINT1/2, Reset PDPIfTTA?BHALT -(LPM21PLUOSC per 中 down1XOffOffOffOffOffLDP#0h; S«t DP=0SPLKOh; 0008 puts the fl古$h in powerdown modeOUT60hfOFFOFh; Puts the FLASH in control reg accesff c
9、nodeLACLVDh; OOOOh is the addras of the Pump Control RegisterTBLW60h； Thia write powers down the floh,LDP#0h;Set DP=QSPLK#000011, 60h；0000 pulls the flash out of powerdown modeOUT0h,OFFOFh； Pute the FLASH in control reg access modeLACL;0OOOh is the address of the Pump Control RegisterTBLW6 Oh；This write powers up the FLASH.IN6 Oh,OFFOFh; Puts the FLASH in. Array access mode*滞*水* 女* *倉*七*余*扌士士 *古* 举* 金 * 蠱*感谢下载!欢迎您的下载，资料仅供参考