《LVDS_LVPECL_CML之间的电路和参数.doc》由会员分享，可在线阅读，更多相关《LVDS_LVPECL_CML之间的电路和参数.doc（13页珍藏版）》请在三一文库上搜索。
1、LVDS到LVPECL信号之间的连接LVDS 到LVPECLL得连接也分为直流耦合和交流耦合两种方式。直流耦合方式：LVDS到LVPECLL得直流耦合结构中需要加一个电阻网络，该电阻网络完成直流电平得转换。LVDS输出电平为1.2V，LVPECLL得输入电平为 VCC-1.3V。LVDS的输出是以地为基准， 而LVPECL输入是以电源为基准，这就要求考虑电阻网络时应注意输出电位不应对供电电 源敏感；另一个问题是需要在功耗和速度方面折衷考虑，如果电阻阻值取的比较小，可以允许电路在更高的速度下工作，但功耗较大，LVDS的输出性能容易受电源的波动影响；还有一个问题就是要考虑电阻网络与传输线的匹配。电
2、阻转换网络如下所示：LVDS 到LVPECLL转换需要满足如下方程式。RLRL 卜 R2FLL - (R2 + R3)+ R2 + R3Kin -GainR2 + R3电压 VCC在 3.3V 时，解上面方程得：R1=374ohm R2=249ohm R3=402ohm VA=1.2V,VB= 2.0V , RIN=49ohm Gain=0.62。LVDS得最小差分输出信号摆幅为500mV在上面结构中加到LVPECL输入端得信号摆幅变为 310mV该幅度低于LVPECL的输入标准。但大多数LVPECL 电路输入端有较高的增益。耦合方式如下所示。亠3. 3VF 3V交流耦合方式：LVPECL芯片
3、内有直流偏置情况:LVPECL芯片内没有直流偏置情况:LVPECL信号到LVDS信号之间的连接LVPECL到LVDS的连接方式有直流耦合和交流耦合两种方式。直流耦合方式：LVPECL到LVDS的直流耦合结构需要一个电阻网络，设计网络时需要考虑以下几点：首先，我们知道当负载是50ohm接到VCC-2V时，LVPECL的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL输出信号经衰减后仍能落在LVDS的有效输入范围内。注意 LVDS的输入差分阻抗为100ohm或者每个单端到虚拟地为 50ohm,该阻抗不提供直流通路，这里意味着LV
4、DS输入交流阻抗与直流阻抗不等。分压电阻网络如下所示：要完成由LVPECL到LVDS的逻辑转换，需要满足如下方程式。解方程得：R1=182ohm R2=48ohm R3=48ohm V4 1.14V , RAC=51.8ohm RDC=62.8ohmGain=0.337。连接万式如下：T, 3V交流耦合情况：LVPECL 到LVDS的交流耦合如下图所示，LVPECL的输出端到地需加直流偏置电阻(142ohm到200ohm),同时信号通道上一定要串接50ohm电阻，以提供一定衰减。LVDS的输入端到地需加5Kohm电阻，以提供近似 0.86V的共模电压。LVPECL与 LVPECL信号之间的连接
5、LVPECL与 LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种。直流耦合方式：直流耦合时，LVPECL负载一般考虑是通过 50ohm接到VCc-2V的电源上，一般该电源是 不存在的，因此通常的做法是利用电阻分压网络做等效电路。等效网络如下图所示：0-电LP-上图中，各器件应满足如下方程式:vccR2R1 + R2P.1 £ R2 亍石-丸畫R150 VccVcc 2VR2 25 Vcc在3.3V供电时，电阻按 5%精度选取，R1为130ohm R2为82ohm。而在5V供电时,R1 为 82ohm, R2 为 130ohm,如下图所示：交流耦合方式：LVPECL在交流耦
6、合输出到 50ohm的终端负载时，要考虑LVPECL的输出端加一直流偏置 电阻。LVPECL输出工模电压需固定在VCC-1.3V，在选择直流偏置电阻时仅需该电阻能够提供14mA到地的通路，这样R1=(VCC-1.3V)/14mA。在3.3V供电时，R1=142ohm 5V供电时, R1=270ohm然而这种方式给出的交流负载阻抗低于50ohm在实际应用种，3.3V供电时，R1可以从142ohm到200ohm之间选取，5V供电时，R1可以从270ohm到350ohm之间选取， 原则是让输出波形达到最佳。交流耦合方式如下图所示：上图中应满足如下公式:E3 * vccR2 / R3 = 50 Q求斛
7、得到主R2 = 32 Q and R3 = 130 Q + 3.3 vWbHR2 = 68 Q and R3 = 180 Q + 5 V 供#（由上面的公式可知，此种耦合方式的直流功耗比较大，如果对功耗有要求时，可以用（b） 所示电路。计算如下：R3 尢 VccR2 / R3 / 50 Q 50 QR2和R3通常选；R2 = 2.7 KQ and R3 = 4,3 KR + 3.3 划供电寸R2 2,7 KQ and R3 7,8 K? + 5 VLVPECL交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以 增大负载阻抗使之接近 50ohm另一种方式是在直流偏置通道上串接电
8、感，以减小该偏置通 道影响交流阻抗。LVPECUt号原理LVPECL 即 Low Voltage Positive Emitter-Couple Logic ，也就是低压正发射极耦合逻辑， 使用 3.3V 或 2.5V 电源，LVPECL 是由 PECL 演变而来的，PECL 即 Positive Emitter-Couple Logic，也就是正发射极耦合逻辑的意思，使用5.0V电源，而PECL是由ECL演变而来的，ECL即Emitter-Couple Logic，也就是发射极耦合逻辑，ECL有两个供电电压 Vcc和Vee。当Vee接地时，Vcc接正电压时，这时的逻辑称为PECL;当当Vcc
9、接地时，Vee接负电压时，这时的逻辑成为ECL分类：NECL，Vee 一般接-5.2V电源；一般狭义的 ECL就是指NECL。PECLVcc = 5.&V,o.ovLVPECLVCC = 3.3V.2.5VPECLVCC = 2 5VrVEE-0 .0V2 5VNECLVCC = O.OfV, WEE =-2.5VLVNECLVCC = D.QV, VEE = -3.3VNECLVCC - D.OV, VEE =5.0VECL/PECL/LVPECL 逻辑的优点:1. 输出阻抗低（68ohm），输出阻抗高（可以看作无穷大），所以驱动能力特别强，它可以驱由于驱动能力强，所以动50130o
10、hm特征阻抗的传输线而交流特性并没有明显的改变。支持更远距离的传输，所以背板走线或长线缆传输基本上都使用ECL逻辑。2.ECL器件对电压和温度的变化不如TTL和CMOS器件敏感,ECL时钟驱动器产生的各路时钟的并发性更好，skew更小。3.相对于同为差分信号的 LVDS，ECL支持的速率更高，受工艺的限制，LVDS的逻辑很少有高于1.5GHz的应用，而ECL可以应用高于10GHz的场合，可以说，高于 5GHz 的场合，基本上是 ECL和CML的天下。在所有的数字电路中，ECL的工作速度最高，其延时小于1ns,在中小规模集成电路，高速，超高速数字系统和设备中应用4.对传输线阻抗的适应范围更宽。L
11、VDS属于电流型驱动，其终端的100ohm匹配电阻兼有产生电压的功能。因此，为了不改变信号的摆幅，终端电阻的阻值必须取100ohm,为了保证较好的信号完整性， LVDS的传输线阻抗也必须精确控制在 50ohm，否则容易 产生反射等SI问题。ECL/PECL/LVPECL 逻辑的缺点：跟它的优点一样，ECL的缺点也很明显，那就是功耗大，噪声容限小，抗干扰能力 弱。ECL电路的逻辑摆幅只有 0.8V，直流噪声容限只有 200mV。可以说，ECL的高速性能 是用高功耗、低噪声容限为代价换来的。PECL的标准输出负载是 50ohm至VCC-2V的电平上，在这种负载条件下，OUT+与OUT-的静态电平典
12、型值为 VCC-1.3V，OUT+与OUT-的输出电流为 14mA。PECL的输出电路结构:PECL的输入是一个具有高输入阻抗的差分对，该差分对的共模电压需要偏置到VCC-1.3V，这样允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路，使 用时直接连接即可，有的芯片没有加，使用时需要在芯片外部加直流偏置。PECL的输入电路结构:PECL的逻辑电平指标:仏小値址大値输出高电屮Ta=Ot?'05rVcc-1. 025Vcc-O. SBVVcc-l. 083YceHJ. S&V躺出低电平Vcc-1. 81Vcc-1. 62/Ta=M0'Cfcc-L 83Vcc-l
13、. 55V綸人高电平Vcc-l. l'&td帥V输人低电平Tcc-i. aiVcc-l. 4SVlvdS言号原理LVDS即Low Voltage Differential Signaling的缩写，是当今流行最广泛的低压差分信号之一，它具有功耗低、抗扰性好，最新的 LVDS标准能够实现3Gbps以上的数据速率。LVDS 信号的摆幅只有 350mV。3.3V LVDS线驱动器的输入电平对于逻辑0为0.0VDC到0.8VDC、对于逻辑1为2.0VDC到3.0VDC。 0.8VDC和2.0VDC之间的输入电平公平定义，这意味着 驱动的开关转换阈值电平也未定义。工业标准输出搏 (VDD
14、|功耗LVDSTIA/EIA-6443a125 Gbps± 350 mV低LVPECLN/AW* Gbps± 800 mV屮等diCMLN/A10* Gbps± BDD mV屮等M-LVDSTIA/EIA-S99-250 Mbps土 550 m V低B-LVDS忡猜SOO Mbps土 550 m V低LVDS驱动器中含有一个 3.5mA的电流源，接收端的输入阻抗很高，所以，整个电路电流全 部流过100Q垮接电阻，于是在垮接电阻上产生了350mV的电压。改变电流的方向即可在垮接电阻上产生相反方向的电压，以这种方式来产生逻辑1和0。LVDS的优点：1. 由于LVDS的
15、电流源始终导通，此特性可以消除开关噪声带来的尖峰和大电流晶体管 不断开合造成的 EMI干扰。2. 差分线的间距很短， 受到的干扰一样，所以在接收端进行差模运算后，干扰正好抵消。3. LVDS差分线中传输的电流相同，方向相反，产生的 EMI很低。CML与 CML言号的连接:CML到CML之间的连接分为两种情况， 当收发两端的器件使用相同的电源时，CML到CML可以采用直流耦合方式， 这时不需要加任何器件； 当收发两端器件采用不同电源时，一般要考虑交流耦合，注意这时选用的耦合电容要足够大，以避免在较长连0或连1情况出现时，接收端差分电压变小。交流耦合:LVDS到LVDS信号的连接：因为LVDS的输
16、入与输出都是内部匹配的，所以LVDS间的连接可以直接连接。CML与LVDS的连接：一般情况下，实际应用中没有 CML和 LVDS进行互联的情况，因为LVDS通常用作并联数 据的传输，数据速率为 155MHz 622MHz或1.25GHz,而CML常用来做串行数据的传输，传 输速率为2.5GHz或10GHz。作为特殊情况，下面给出他们互联的解决方案。LVDS 至U CML的连接：CML到LVDS的连接:LVPECL与 CML的连接有直流和交流两种耦合方式。交流耦合方式：在LVPECL两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142ohm至U200ohm=如果LVPECL输出信号摆幅大
17、于 CML的接收范围，可以在信号通道上串接一个25ohm的电阻，这时CML输入端的电压摆幅变为原来的0.67倍。交流耦合方式如下图所示：直流耦合情况:在LVPECL到CML的直流耦合连接方式中需要一个电平转换网络，该电平转换网络的作用是匹配LVPECL输出与CML的输入共模电压。一般要求该电平转换网络引入的损耗要小， 以保证LVPECL输出经过衰减后仍能满足 CML输入灵敏度的要求；另外还要求来自LVPECL 端看到的负载阻抗近似为 50ohm。下图为电平转换网络。-JLVPECLA |R2 <J|_ MAX38 75该电阻转换网络必须满足如下方程式:R2 V,vft = Vcc-2.0
18、 V -(1)EC + R1 / (R3 4- 50 Q)VB =Voc-0,2 VVcc - R3+ 50 Q Vet - l.ci V)R3 + 50 Qf2in 'R1H R2 U(R3 + 50Q) 50 QGain =-503.125(4)求解上面的方程组，得到R1=182ohm R2=82ohm, Va=1.35V, V b=3.11V, Gain=0.147,Zin=49ohm。直流耦合方式如下图所示:CML即Current Mode Logic，也就是电流模式逻辑，CML电路主要靠电流驱动，可以说CML是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而
19、减少了外围器件，使用时直接连接就可以，基本上不需要在IC外面做匹配，此特点使单板硬件设计更简单，单板看起来更简洁，CML的摆幅较小，功耗比较低。如上图所示，CML的输出电路形式是一个差分对，该差分对的集电极电阻为50ohm,输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML的输出负载为一 50ohm上拉电阻，则单端 CML输出信号的摆 幅为Vcc Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV ,共模电压为 Vcc-0.2V。若CML输出采用交流耦合至 50ohm负载，这时的直流阻抗由集电极电阻决定，为50ohm，CML输
20、出工模电压变为 Vcc-0.4V，差分信号摆幅仍为 800mV。CML波形：OUT*Vn:VVec-0.4V(a)S&O.I'.k电阴otrr-VeOZVVm-0 4VVZ.6VrCML的输入一般都是片内匹配好的，50ohm上拉到VCC ,而且大部分是交流耦合。CML的输入结构：CML的摆幅一般在 600mV-100mV之间，典型值为 800mV。CML逻辑参数:皋件id小典型最大差分输入电压61D8001OQ0n¥綸出井核电乐Ver-0.2VM输入电压范川Y：-VccO. 6Vcc+o.2V护分输入电压扶幅4001000WV'p-pCML的优点是功耗低，速度高，但是驱动能力不如 LVPECL ,传输距离也没有ECL远。LVPECL/LVDS/CML 三种逻辑比较: