《计算机组成原理第八章课后部分答案教学内容.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第八章课后部分答案教学内容.docx（16页珍藏版）》请在三一文库上搜索。
1、学习资料8.1 CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。解：CPU 的主要功能是执行存放在主存储器中的程序即机器指令.CPU 是由控 制器和运算器.ALU状态标志内部C寄存器移位取反算术和PU数据总线布尔逻辑CU控制信号中断系统ALU：实现算逻运算寄存器：存放操作数CU：发出各种操作命令序列的控制部件中断系统：处理异常情况和特殊请求8.2 什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周期：指取出并执行完一条指令所需的时间。由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运 行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一 致的，
2、也就是说指令周期对于不同的指令来说不是一个固定值。8.3 画出指令周期的流程图，分别说明图中每个子周期的作用。解：仅供学习与参考学习资料取指周期有间址吗？是否间址周期否执行周期有中断吗？是否中断周期指令周期流程图取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点8.4 设 CPU 内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。（1） 画出完成简洁寻址的取数指令“ LDAX”（将主存某地址单元的内容取 至 AC 中）的数据流（从取指令开始）。（2） 画出中断周期的数据流。解：CPU 中的数据通路结构方式有直接连线、单总线、双总线、三总
3、线等 形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单 的机器中。下面采用单总线形式连接各部件，框图如下：仅供学习与参考学习资料PC MARBusSP MDRCU IR AC线址地（1）LDAX 指令周期数据流程图：线据数PC MAR线制控M(MAR) MDR(MDR) IRPC+1 PCAd(IR) MARM(MAR) MDRMDR Ad(IR)Ad(IR) MARM(MAR) MDRMDR AC（2）中断周期流程图如下：仅供学习与参考学习资料SP-1SPSPMARPCMDRMDRM(MAR)向量地址PC0EINT8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：
4、并行性：包含同时性和并发性。同时性指两个或两个以上的事件在同一 时刻发生，并发性指两个或多个事件在同一时间段发生。即在 同一时刻或同一时间段内完成两个或两个以上性质相同或性质 不同的功能，只要在时间上存在相互重叠，就存在并行性。粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完 成一个程序，一般算法实现。细粒度并行是指在处理机的指令级和操作级的并行性。8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个更 能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为 n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这 样 n 个部件可以同
5、时执行 n 条指令的不同阶段，从而大大 提高 CPU 的吞吐率。指令二级流水和四级流水示意图如下：仅供学习与参考学习资料IF,ID EX,WRIF,ID EX,WRIF,ID EX,WR二级指令流水示意图IF IDIFEXIDIFWREXIDWREX WR四级指令流水示意图四级流水更能提高处理机的速度假设 IF、ID、EX、WR 每个阶段耗时为 t，则连续执行 n 条指令采用二级流水线时，耗时为：4t+(n-1)2t = (2n+2)t采用四级流水线时，耗时为：4t+(n-1)t = (n+3)t在 n>1 时，n+3<2n+2，可见四级流水线耗时比二级流水线耗时短，因此更 能提高
6、处理机速度。8.10 举例说明流水线中的几种数据相关。解：(1)写后读相关(2) 读后写相关(3) 写后写相关8.15 什么是中断？设计中断系统需考虑哪些主要问题？解：中断：指当出现需要时， CPU 暂时停止当前程序的执行转而执行处 理新情况的程序和执行过程。 即在程序运行过程中， 系统出 现了一个必须由 CPU 立即处理的情况，此时， CPU 暂时中止 程序的执行转而处理这个新的情况的过程就叫做中断。设计中断系统需解决的问题：(1) 各中断源如何向 CPU 提出中断请求(2) 当对个中断源同时提出中断请求时，中断系统如何确定优先响 应哪个中断源的请求(1) CPU 在什么条件、什么时候、以什
7、么方式来响应中断仅供学习与参考学习资料(4) CPU 响应中断后如何保护现场(5) CPU 响应中断后，如何停止原程序的执行而转入中断服务程序 的入口地址(6) 中断处理结束后， CPU 如何恢复现场，如何返回到原程序的间 断处。(7) 在中断处理过程中又出现了新的中断请求， CPU 该如何处理。8.17 在中断系统中，INTR、INT、EINT 这 3 个触发器各有何作用？解：INTR中断请求触发器，用来登记中断源发出的随机性中断请求信 号，以便为 CPU 查询中断及中断排队判优线路提供稳定的中断请求信 号。EINT中断允许触发器，CPU 中的中断总开关。当 EINT=1 时，表 示允许中断
8、（开中断），当 EINT=0 时，表示禁止中断（关中断）。其 状态可由开、关中断等指令设置。INT中断标记触发器，控制器时序系统中周期状态分配电路的一 部分，表示中断周期标记。当 INT=1 时，进入中断周期，执行中断隐 指令的操作。8.18 什么是中断隐指令，有哪些功能？解：中断隐指令：CPU 响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的功能： (1) 保存断点(2)(3)暂不允许中断 引出中断服务程序8.21 CPU 在处理中断过程中，有几种方法找到中断服务程序的入口地址？举例 说明。解：(1)硬件向量法(2)软件查询法仅供学习与参考学习资料8.24 现有
9、A、B、C、D4 个中断源，其优先级由高到低按 ABCD 顺序排列。 若中断服务程序的执行时间为 20s，根据下图所示时间轴给出的中断源 请求中断的时刻，画出 CPU 执行程序的轨迹。解：A、B、C、D 的响优先级即处理优先级。CPU 执行程序的轨迹图如下： 程序D服务D服务A服务A服务B服务B服务B服务B服务C服务C服务0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 t/usB与C请求D请求B请求 A请求8.25 设某机有 5 个中断源 L0、L1、L2、L3、L4，按中断响应的优先次序由高到 低排序为 L0L1L2L4，现要求中断处理次序改
10、为 L1L4L2L0L3， 根据下面的格式，写出各中断源的屏蔽字。解：各中断源屏蔽状态见下表：中断源屏蔽字I0I1I2I3I4011101101000201101311111401001表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。8.26 设某机配有 A、B、C3 台设备，其优先级按 ABC 降序排列，为改变中断 处理次序，它们的中断屏蔽字设置如下：设备屏蔽字仅供学习与参考学习资料ABC1111011按下图所示时间轴给出的设备请求中断时刻，画出 CPU 执行程序的轨迹、设 A、B、C 中断服务程序的执行时间均为 20s解：A、B、C 设备的响应优先级为 A 最高、B 次之、C 最低，处理优先级为 A 最高、C 次之、B 最低。CPU 执行程序的轨迹图如下：程序A 服务B 服务C 服务0 10 20 30 40 50 60 70 80 90 t/usA请求 B请求 C请求仅供学习与参考