《元件堆叠装配(PoP)技术.doc》由会员分享，可在线阅读，更多相关《元件堆叠装配(PoP)技术.doc（11页珍藏版）》请在三一文库上搜索。
1、随着移动消费型电子产品对于小型化，功能集成以及大存储空间的要求的进一步提升，元器件的小型化高 密度封装形式也越来越多，如多模块封装(MCM)，系统封装(SiP)，倒装晶片等应用得越来越多。而元件堆叠装配(PoP, Package on Package)技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的岀现，对高速与高精度装配的要求变得更加关键。相关的组装 设备和工艺也更具先进性与高灵活性。元器件堆(Pack
2、age on Package)技术必须经受这一新的挑战。元器件堆叠装配技术市场情况及其推动力当前半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)，系统集成(SiP)封装，堆叠封装(PiP, PoP)发展，从而传统的装配等级越来越模糊，岀现了半导体装配与传统电路板装配间的集成， 如倒装晶片(Flip Chip)直接在终端产品装配。 半导体装配设备中的特征功能开始出现在多功能精细间距贴 片机上，同时具有较高的精度，又有助焊剂应用的功能。可以说，元件堆叠技术是在业已成熟的倒装晶片 装配技术上发展起来的。自2003年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中，2004年开始出现
3、了移动电话的逻辑运算单元和存储单元之间的堆叠装配。在此财政年度内整个堆叠技术市场的平均增长率达60%。预计到2009年增长率达21%，其中移动电话对于堆叠装配技术的应用将占整个技术市场的17%,3G手机，MPEG4将大量采用此技术。元器件堆叠装配技术市场情况简图（资料来自 Prismark）汙T 3RAU, SDHAiMtanciMtmory CvAffwr Porta MM ?5Mernory CirftTIKDRAM"!30WOtter闿片GtSRAM. SDRAMl r 3tW G理Phorw Logic A iAirrw|rTclal： 50CM UnrtB60*, Grow
4、ltiTola!: 24 00M UnitsTotal: BOOM Unit*21 CAAGR移动通信产品关键是要解决 ”带宽”的问题，通俗的讲就是高速处理信号的能力。这就需要新型的数字信号处理器，解决方案之一就是在逻辑控制器上放置一枚存储器(通常为动态存储器)，实现了小型化,基本上我们可以利用现有的 S功能也得以强化。而成熟的倒装晶片技术促成了这一技术大量应用的可能。MT现有的和下游资源及现成的物流供应链导入此技术进行大批量生产。堆叠装配元器件的结构元器件内芯片的堆叠大部分是采用金线键合的方式(Wire Bonding),堆叠层数可以从2层到8层。STMICRO 声称迄今厚度达 40微米的芯
5、片可以从两个堆叠到八个(SRAM, flash, DRAM)，40微米的芯片堆叠8个总厚度为1.6mm ，堆叠两个厚度为0.8mm 。4 STACK 1 mvn3 STACK 1 2rwnEoftu SftMcr厲wkmt 叶m聊Source:ITRS 2005 RoadmapSource:ITRS 2005 Roadmap器件内置器件(PiP, Package in Package),封装内芯片通过金线键合堆叠到基板上，同样的堆叠通过金线再将两个堆叠之间的基板键合，然后整个封装成一个元便是PiP(器件内置器件)PIP SpjccrSource:ITRS 2005 RoadmapSource:
6、ITRS 2005 RoadmapF即肝总 QSStacked PackagesSource:ITRS 2005 RoadmapPiP封装的外形高度较低，可以采用标准的SMT电路板装配工艺，单个器件的装配成本较低。但由于在封装之前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4层，存储型PoP可达8层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了 更高的良品率，总的堆叠装配成
7、本可降至最低。器件的组合可以由终端使用者自由选择，对于3G移动电话，数码像机等这是优选装配方案。各种堆叠封装工艺成本比较STACKED = AC：CATIONSSuerLogica严£1WenwryDteMwihLogico.eoecs越ME*1616IS1 6叭 Bondlock303030斗 Eery*41414HF辺d0 厂12LOfjK2F 51hlMWYT0. t10001 S3 一tI3?1c10冑* HtanninQU?gK2*77IM 卷w*44'斗4Anach- *001 3OtiW20壮2025Total Pfldsg韵 CmnM412Q&tv*P
8、Kk*g«d QMt R«网1 QOx呻11«It ?9iMdrarol FOB Cotte330i0V0*12510葡06Tetri Cpm111 41294125 4133.4TbM CAMi Wh11 IXk1.IBMAmkor PoP典型结构o 底部 PSvfBGA(Package Stackable very thin fine pitch BGA)o 顶部 Stacked CSP(FBGA, fine pitch BGA)PoP Overall Stack Up TableSyinbttlUniT7 ：iMmNomAl (Ball 0.5 pilch)
9、mm0.180u.2360130昭冲 lominare)mm0.2*00.061 (Ball 0.£5 Udi)mm0.27DD3300.3C0B? (?l IttTlilDlf)nwQ.I80Q720dMB3 删 Cop)rtimD.37Q0.430G.WO的H ?ltg h刖yhtnim1.321!/?1400,B3A1底部PSvfBGA结构0外形尺寸10-15mm0中间焊盘间距0.65mm ，底部0焊球间距 0.5mm(0.4mm)0 基板FR-50焊球材料 63Sn37Pb/Pb-freePSvfBGA Cross Section0 27mmFoolxinf - bottom
10、 (C)SiiMlWhipiMl (mbHhlWBMt MbMlatJhr fW* 严 hflft feftiIhIhaMLmw1$104刑fH如Hu：f?in1»2W12站;ITU3«<725QV5曲吋林13b13&so3 tSiaoMOU11宙35?<12$tsoo血MTS15400<toDaw如糾 J(BCD已.、- 一 一JJk n £ _ -亠,BoffernC*OwAWli顶部SCSP结构o外形尺寸4-21mm0底部球间距0.4-0.8mmo 基板 Polyimide0焊球材料 63Sn37Pb/Pb-free0 球径 0.2
11、5-0.46mmSlacked CSP Cross Section Di誉 an 2-Laer Lamitidte StructureStacked CSP Cross Section2+1 Die on 4-Layer Laminate StructureOfr-KtXStacked CSP Cross Section3*1 Logic + Memory底部元件和顶部元件组装后的空间关系POP装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有 应力的存在，而这对于可靠性和装配良率来讲是致命的影响。概括起来其空间关系有以下这些需要我们关 注：O 底部器件的模塑高
12、度(0.27-0.35mm)o顶部器件回流前焊球的高度与间距elO回流前，顶部器件底面和底部元件顶面的间隙flO顶部器件回流后焊球的高度与间距e2O回流后，顶部器件底面和底部元件顶面的间隙f2BAT cHjSMT而影响其空间关系的因素除了基板和元器件设计方面，还有基板制造工艺，元件封装工艺以及 装配工艺，以下都需要加以关注的方面：O 焊盘的设计O 阻焊膜窗口O 焊球尺寸O 焊球高度差异O 蘸取的助焊剂或锡膏 的量*贴装的精度*回流环境和温度*元器件和基板的翘曲变形*底部器件模塑厚度B«(oce rellowAfter reflowPoP的SMT工艺流程典型的SMT工艺流程：1. 非P
13、oP面元件组装（印刷、贴片、回流和检查）2. PoP面锡膏印刷3. 底部元件和其它器件贴装4. 顶部元件蘸取助焊剂或锡膏5. 顶部元件贴装& nbsp； 6.回流焊接及检测顶层CSP元件这时需要特殊工艺来装配了，由于锡膏印刷已经不可能，除非使用特殊印刷钢网（多余设备和成本，工艺复杂）,将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP上。贴装过程如图下图为顶部元件浸蘸在0.2mm 厚的锡膏中，组装在玻璃片上看到的情形進僻基准点或谆罐拾取元件一华夬盘宴空盘.送料器FiducialrecognrtionDie pick-up元怦辨iR肌期尤件烬球辨识局部嘉准点馆识底部兀竹背佛的峯?ffi
14、点Cornponent recognrtionLocal fiducisi |1ia.LaauABauxMB4JiBB4AuajABau44 lMFluxing元件贴装吸哦选掙vs狂MPlace menlPoP装配工艺的关注点1.顶部元件助焊剂或锡膏量的控制助焊剂或锡膏的厚度需要根据元件焊球尺寸来确定，保证适当的而且稳定均匀的厚度，使最小的焊 球也能在浸蘸过程中蘸上适量的助焊剂或锡膏。需要考虑优先选择低残留免清洗助焊剂或锡膏，如果需要 底部填充工艺的话，必须考虑助焊剂 /锡膏与阻焊膜及底部填充材料的兼容性问题。顶部元件浸蘸助焊剂还是锡膏，会有不同的考虑：浸蘸锡膏可以一定程度的补偿元件的翘曲变形
15、， 同时焊接完后元件离板高度(Standoff)稍高，对于可靠性有一定的帮助，但浸蘸锡膏会加剧元件焊球本来 存在的大小差异，可能导致焊点开路。说定启用at烧钟養siw下图为顶部元件浸蘸在0.2mm 厚的助焊剂中，组装在玻璃片上看到的情形薩在焊球上的助岸剤 凉到了 片上2.贴装过程中基准点的选择和压力的控制底层元件以整板基准点来矫正没有问题，上层元件是以整板基准点还是以其底层元件背面上的局部 基准点来矫正就需要斟酌了。如果同样选择整板基准点，会很方便，不需要任何变更，产岀率也会高，但贴装精度成了争论的焦点， 事实上贴装的精度会受到影响。而选择其底层元件背面上的局部基准点，贴片周期会长产岀率受到影响，对处理基准点的像机提岀了挑战（焦距的问题）。但是贴片的精度会得以保证。这时贴装压力的控制也变得非常重要。过高的压力会将底层元件的锡膏压塌，造成短路和锡珠,高压力贴装多层元件也会因压力不平衡导致器件倒塌。所以贴装及浸蘸过程中需要较低的贴装压力。多层堆叠贴装后在传送过程中要求传输轨道运转更加平稳，机器设备之间轨道接口要顺畅，避免回 流焊接之前传送过程中的震动冲击。