《模拟、数字及电力电子技术实验报告.doc》由会员分享，可在线阅读，更多相关《模拟、数字及电力电子技术实验报告.doc（18页珍藏版）》请在三一文库上搜索。
1、优质文本模拟、数字及电力电子技术实验一：单管放大电路及常用电子仪器的使用一、实验目的：1） 学会用万用表判别三极管的类别和管脚。2） 掌握测试三级管输出特性曲线的方法。3根本放大电路的静态工作点测试。2、 实验设备及器材：1MES系列模拟电子电路实验系统2直流稳压电源3万用表4晶体管毫伏表5元器件：电阻、电位器、三极管6示波器等3、 实验内容及电路：1、 用示波器测量交换信号的频率按表1-1所示频率有信号发生器输入信号，用示波器测出周期并计算，将所测试结果与频率作比拟。表1-1信号频率100HZ1*H2扫描速度开关t/div开开一个周期所占水平格数6格4格半信号频率f=1/T1/31/4.52
2、、 单管放大电路的调整与测试1） 静态工作点的测试接通电源+12V，调节Rw使UEQ=2V不变条件下，输入频率1KH2的5mV正弦波信号，用毫伏表测出UO的值,将测量结果记入表2-2中。表2-2RL实测实测计算估算Ui(mv)Uo(v)A(v)实测Av(估算)3.345.46接入负载3.856.263） 输入电阻、输入电阻测试表3-1输入电阻测试实测实测计算估算Us(mv)Ui(mv)Ri=Rirbe/Rb2.9mv3.2mv3.6mv3mv表3-2输出电阻测试实测实测计算估算Uv)Uo(v)Ro=()RLRoRc5mv5.6mv6.2mv6mv4、 思考题1、 使用示波器时假设到达如下要求应
3、调哪些旋钮？3） 波形清晰；2亮度适中；3波形稳定；4移动波形位置；5改变波形周期；6改变波形幅度 1、聚焦按钮 2、灰度按钮 3、调节示波器扫描频率旋钮 4、X，Y轴移位旋钮 5、调节Xt/cm旋钮 6、调节t/div按钮2、 点解电容器两端的静态方向与其极性应该有何关系？ 因为制造电容时，分阳极箔、阴极箔，阳极箔为正耐压比阴极箔要高，阴极箔为负耐压系数要低当有反向电压时，就容易击穿造成短路。3、 放大电路的静态与动态测试有何区别？1.1 放大电路良好工作的根底是设置正确的静态工作点.因此静态测试应该是指放大电路静态偏置的设置是否正确,以保证放大电路到达最优性能.1.2 放大电路的动态特性指
4、对交流小信号的放大能力.因此动态特性的测试应该指放大电路的工作频带,输入信号的幅度范围,输出信号的幅度范围等指标.实验二 负反应放大电路一、 实验目的必须有1、加深理解负反应对放大电路性能的影响2、掌握放大电路开环与闭环特性的测试方法3、加深理解放大电路中引入负反应的方法和负反应对放大器各项性能指标的影响；4、掌握负反应放大器性能的测试方法；二、 实验设备及器材必须有模拟电子线路实验箱 一台双踪示波器 一台万用表 一台 连线 假设干其中，模拟电子线路实验箱用到信号发生器、直流稳压电源模块，元器件模组以及“电压串联负反应放大电路模板。三、 实验内容及电路1、电压串联负反应电路的测试 实验原理图
5、参考电路如图1-1所示。 图1-11.1电压串联负反应对放大器性能的影响1引入负反应降低了电压放大系数式中，是反应系数，是放大器不引入级间反应时的电压放大倍数即，但要考虑反应网络阻抗的影响，其值可由图1-2所示的交流等效电路求出。设，那么有式中：第一级交流负载电阻第二级交流负载电阻从式中可知，引入负反应后，电压放大倍数比没有负反应时的电压放大倍数降低了倍，并且愈大，放大倍数降低愈多。图1-22负反应可提高放大倍数的稳定性该式说明：引入负反应后，放大器闭环放大倍数的相对变化量比开环放大倍数的相对变化量减少了1 AF倍，即闭环增益的稳定性提高了1 AF倍。3负反应可扩展放大器的通频带引入负反应后，
6、放大器闭环时的上、下截止频率分别为：可见，引入负反应后，向高端扩展了倍，从而加宽了通频带。4负反应对输入阻抗、输出阻抗的影响负反应对输入阻抗、输出阻抗的影响比拟复杂。不同的反应形式，对阻抗的影响不一样。一般而言，串联负反应可以增加输入阻抗，并联负反应可以减小输入阻抗；电压负反应将减小输出阻抗，电流负反应可以增加输出阻抗。图1-1电路引入的是电压串联负反应，对整个放大器电路而言，输入阻抗增加了，输出阻抗降低了。它们的增加和降低程度与反应深度1 AF有关，在反应环内满足5负反应能减小反应环内的非线性失真综上所述，在放大器引入电压串联负反应后，不仅可以提高放大器放大倍数的稳定性，还可以扩展放大器的通
7、频带，提高输入电阻和降低输出电阻，减小非线性失真。 2、电压并联负反应电路的测试一原理如下图 1.对交变信号而言，假设根本放大器、反应网络、负载三者在取样端是并联连接，那么称为电压取样，对交流信号而言，信号源、根本放大器、反应网络三者在比拟端是并联连接，那么称为并联反应。上图中对交变信号而言，反应网络Rf与负载是并联连接的且与负载Rl也是并联连接的。对交流信号而言，信号源Is、与根本放大器、反应网络Rf三者在比拟端是并联连接，所以上图是一个电压并联负反应的电路。它有一下两个特点：输出电压趋向于维持恒定。因为Ii=If+Id，所以要求Rs越大，反应信号越明显。2并联负反应对输入和输出电阻的影响
8、由于是并联，闭环输入Rif电阻小于开环输入电阻Ri。 Ri=Vi/Iid, Rif=Vi/Ii. Ii=Iid+If=(1+AF)Iid，Rif=Vi/(1+AF)Iid=Ri/1+ArFg.所以引入负反应后输入电阻减小了。 同理分析：闭环输出电阻是开环输入电阻的1/(1+AF)倍，即Rof=Ro/(1+AroFg).2实验过程以上是对电压并联负反应放大电路的一些分析，下面两图是我们根据以上分析得出的2级放大电路图。由上图可看出仿真的输出波形没有失真，输出电压2.28v，对输入电压10mv来说，放大了228倍。数据记录：输入输出峰峰值6.16mv 1.42v均方根值574uf 406mv最大值
9、3.1mv680mv最小值3.04mv744mv频率217hz100.2hz周期495.8us9.976ms平均值190uf16.0mv3结果分析有输出和输入的峰峰值分别为1.42v。6.16mv可知，放大了212倍。由于在再放大过程中要使波形不失真，我们要的考虑到静态工作点对失的影响，但静态工作点选择过低，即Ibq和Vbeq过小，使BJT会在交流信号Vbe副半周的进入截止区，使波形失真。中选择地静态工作点过高，那么会使BJT会在交流信号副半周进入饱和区。以上两种失真分别叫做截止失真和饱和失真。但但输入信号的幅度过大，即使Q点的大小合理，也会产生失真。这种失真叫做非线性失真。因此在设计电路时我
10、们要考虑到BJT的静态工作点的选择。四、 思考题1、 电压串联和电压并联负反应各自的特点是什么？各在什么情况下被采用？电压串联：稳定输出电压，输出电阻减小，输入电阻增大； 恒压源情况下被采用电压并联：稳定输出电压，输出电阻减小，输入电阻也减小； 恒流源情况下被采用2、 什么是虚短现象?什么是虚断现象?什么是“虚地点？ 1.1 “虚短是指在理想情况下，两个输入端的电位相等，就好似两个输入端短接在一起，但事实上并没有短接，称为“虚短。虚短的必要条件是运放引入深度负反应。 1.2 “虚断指在理想情况下，流入集成运算放大器输入端电流为零。这是由于理想运算放大器的输入电阻无限大，就好似运放两个输入端之间
11、开路。但事实上并没有开路，称为“虚断。1.3 “虚地点是深度电压并联负反应放大器的重要特点；是指集成运放的反相输入端为虚地点，即u_=0。实验六 集成门电路测试一、实验目的1熟悉门电路的逻辑功能。2熟悉常用集成门电路的引脚排列及其使用。二、实验设备和器件1直流稳压电源、信号源、示波器、万用表、面包板274LS00、74LS04、74LS86 三、实验内容1非门逻辑功能输入输出AF电压VF02.4110.40分别将输入端A接低电平和高电平，测试输出端F电压，实验结果如下表。2与非门逻辑功能，实验结果如右表。 输入输出ABF电压VF002.41012.41102.41110.403异或门逻辑功能，
12、实验结果如右表。输入输出ABF电压VF000.40012.41102.41110.404与或非门逻辑功能，实验结果如下表。输入输出ABCDF电压VF00002.4100012.4100110.4001012.4101110.4011110.405与非门对输出的控制输入端A接一连续脉冲，输入端B分别接高电平和低电平。四、各门电路的逻辑表达式如下。123. 4. 5. 当B为高电平时，当B为低电平时五思考题1插装元器件与外表贴装元器件主要区别？ 答：外表贴装元器件体积小，便于小型化生产，便于减小成品尺寸。 外表贴装管脚引线短，降低了其特性中附加的电感和电容成分，尤其在高频电路中， 外表贴装本钱低，
13、便于批量生产，2 片式电感器的类型主要有几种？其结构各有什么特点？ 答：片式电感器从制造工艺来分，片式电感器主要有种类型，即绕线型、叠层型、编织型优质文本实验七 集成触发器一、实验目的1熟悉D触发器和JK触发器的功能。2学会正确使用触发器集成电路。3了解触发器逻辑功能的转换。二、实验设备和器件1直流稳压电源、信号源、示波器、万用表、面包板274LS74 、74LS112 、74LS86 31k电阻、发光二极管三、实验内容1D触发器功能测试分别在、端加低电平，改变CP和D状态，实验结果如下表。CPD01××1110××0011000110011111111
14、101110×01111×012JK触发器功能测试，实验结果如下表。JKCP01×××1110×××001100011101001110111111103D触发器转换成T触发器按照下列图所示可以将D触发器转换成T触发器，实验结果如下表。CPT01××1110××0011001110011111011101四、总结几种触发器的功能和各自特点。D触发器 JK触发器 T触发器 触发器 五思考题1组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法？在组合电路中，当逻辑门有两个互补输
15、入信号同时向相反状态变化时，输出端 可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。2逻辑函数的表示方法有哪几种？1真值表； 2函数表达式；3逻辑电路图；4卡诺图。实验九 时序逻辑电路一、实验目的1熟悉集成计数器的逻辑功能。2掌握计数器控制端的作用及其应用。二、实验设备和器件1直流稳压电源、信号源、示波器、万用表、面包板274LS190、74LS393、74LS0431k电阻、发光二极管三、实验内容1集成计数器的功能测试，74LS393、74LS190功能测试结果如表表5-1、5-2。表5-1 74LS393功能测试表CP100000
16、00001010010020011030100040101050110060111071000081001091010010101101111000121101013111001411110150000表5-2 74LS190功能测试表CP功能00××0000预置数010××××加法计数器011××××减法计数器2任意进制计数器的设计1用置数法将74LS190连成七进制计数器，按下列图接线。图5-3 74LS190连成七进制计数器2观察输出端变化，画出状态转换图。按顺序0111 0110 010
17、1 0100 0011 0010 00013利用计数器构成分频器1N位二进制计数器能够完成时钟信号CP的分频。按下列图接线。2分别观察从各端子输出可以构成几分频。输出可以构成二分频，输出可以构成四分频，输出可以构成八分频，输出可以构成十六分频。五思考题1时序逻辑电路的特点是什么？时序逻辑电路的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，同时还与以前的输入有关。2时序逻辑电路的方法和步骤？1、根据给定的时序电路图写出各逻辑方程式；2、将驱动方程带入相应处分器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程；3、更加次态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图；4、描述时序逻辑电路的逻辑功能