《硬件系统设计原理-作业1.docx》由会员分享，可在线阅读，更多相关《硬件系统设计原理-作业1.docx（6页珍藏版）》请在三一文库上搜索。
1、1.某CPU有16根地址线(A15A0), 8根数据线(D7Do), MRE你为访存的控制电平、低电平有效。R/W作为读写控制信号，R/W=1,读允许；R/W=0,写允许。现有芯片如下：RAM : 1KX4, 4K 8;ROM : 2KX8；3-8译码器及少量逻辑门。(1)若用户工作区地址范围为8800H8BFFH ,合理选择芯片，画出存储器与3-8译码器及CPU的连接。(2)若将存储器的片选信号错连在Y5端，试问它的地址范围是多少？(3)考虑到系统程序的安装，除了用户工作区外，装载系统的程序安装在8000H87FFH地址空间。选择适当芯片，画出存储器与38译码器及CPU连接。解答：(1)选择
2、芯片及片数： 8800H8BFFH = 3FFH ,则选 RAM , 1KX4, 2片选片逻辑：将地址范围写成二进制形式：AoA 15 A14 A13 A12 A 11 A10A 90 1 000000000001- 1K0 1 0XX(2) 丫5： 9400H 97FFH 若 8000H 87FFH ROM 2K (A 10 A0)8800H 8BFFH RAM 1K (A9 A0),则片选逻辑为:A 15 A 14A 13A12 A11A10A9A01 00 0 0000000000002K1 00 0 01XX1 00 0 10r0000000000.1K1 00 0 10XX2.假如第
3、1题中工作区使用的是 DRAM (1KX4)存储芯片，芯片内部结构为6444。(1)采用异步刷新，若最大的刷新周期为2ms,则刷新的时间间隔是多少？(2)若采用集中式刷新，假设T为读写周期(单位Ms),存储器刷新一遍最少用多少个读写周期？ 死区占多少？(3)若存储器读写周期 T=500ns, CPU在1%内访问一次，若采用分散式刷新，两次刷新的最 大时间间隔是多少？全部刷新一遍所需实际时间是多少？(4)正常读写时间是多少？解答：2ms / 64三31.25 Ms取刷新信号周期为 31 Ms存储器刷新一遍最少用 64T;死区率：64T / (2 1000) M00%两次刷新最大时间间隔为：1 M
4、s >64 = 64 Ns全部刷新一遍所需时间为：1 Ms >64 = 64 Ns正常读写时间为：500ns 84 = 32 Ms3. 若一个存储单元排列成 8KX8K的SDRAM 。(1)假设访问一行需要 4个时钟周期，那么它刷新所有行需要多少个时钟周期？(2)在133MHz的时钟频率下，在一般的 SDRAM中，典型的刷新周期是 64ms。若采用集中式 刷新，试计算它的刷新开销。解答：(1)刷新所有行需要：8192 >4=32768个时钟周期(2)在133MHz时钟频率下，刷新所有行需要的时间是：32768 / (133 10期=246 10-6 s=0.246ms采用集中
5、式刷新，每 64ms间隔内刷新过程占用 0.246ms刷新开销：0.246ms / 64ms 100% 0.38%4 .某计算机系统有16位地址总线和8位数据总线，不采用单独I/O。它有8K字节的EEPROM(8K< 8 芯片构成),起始地址为0000H ;有8Kx8的RAM ,起始地址为2000H ;还有一个双向I/O端口， 地址为8000H o试画出该系统的设计图，要包括所有的使能逻辑和装载逻辑。CPU相对简单只含地址线、数据线、CPU读、CPU写。5 .某计算机地址总线16根（A15A。），双向数据总线 8根（D7-Do）,控制总线与主存有关的有存 储器t#求MREQ（允许访存.低
6、电平有效），读写控制R/W （高电平读，低电平写）。主存地址 分配如下：08191为系统程序区；819232767为用户工作区；最后2K地址为系统工作区。上述地址空间为十进制表示，存储器按字节编址，现有存储器芯片如下：ROM: 4K X8, 8KX8RAM: 16KX1, 2KX8, 4KX8, 8KX8从上述芯片中选择适当芯片，设计该计算机的主存储器。（1）说明选择哪些芯片，各需多少片？（2）采用全译码方式画出主存储器逻辑框图。解答：Al5Al4Al3Al2A11Ai0A0MREQCPU7 3 2 1 0-Y-Y-Y-Y-Y2译码器CBA/iA12A11 A 10A0CSROM一 8K 8O
7、ED7D0/lA12A11 A10A0 CSRAM 8K 8R/WD7D0不A12A11 A10A0CSRAM8K 8R/W 口血/11A12A11 A10A0 I RAM CS 8K 8R/WID7D0/8Ai0A0CS1 RAM2K 8R/WID7D0不D7D0R/W6 .某CPU有20根地址线（A19Ao）, 16根数据总线（D15Do）。由两片带片选 SEL勺512Kx8位的RAM芯片，组成符合下列要求的存储器。（1）其中1片为低电平工作，读/写为偶地址字节，另一片为高电平工作，读/写为寄地址字节，使一次读写中CPU的16根数据线只有8条工作。（2）使系统不但可一次读取 1个奇字节（高8位）或偶字节（低8位）.还能读写一个对准字（16 位）。分别画出主存逻辑框目。解答：(2)