《pcb高级应用-蛇形线.doc》由会员分享，可在线阅读，更多相关《pcb高级应用-蛇形线.doc（7页珍藏版）》请在三一文库上搜索。
1、1 设计复用2.IC 扇出3.蛇行布线4.差分对布线5.等长布线6.多层板层叠分析7.信号完整性分析8.电磁兼容分析9.串扰分析10.多板分析11.可测试性设计12.可制造性设计13. Pro/ENGINEER 链接1.蛇行布线12. 差分走线 （DIFFERENTIALPAIRS）22.1. Shoulder Length （侧翼长度）32.2. 定义差分线对32.3. 差分线走线32.4. 分离走线42.5. 等长布线52.5.1. 定义等长走线规则53.多层板层叠分析61. 蛇行布线在 PADS Router 中:1. 限定长度右键 Select net, 点选需要蛇行布线的的网络。右键
2、 Properties ，打开 Legth 栏。勾上 Restrict Lenth（ 限定长度）在Minimum和Maximum填写同一个长度数字，如：500。（注意这里的单位 是以最后一次更改的为准）。2. 设置蛇形走线的振幅和间隙Tools/Options/Routing中的 Routing to length constraints（布线至U长度约束），Minimum amplitude填写适当的数字，如：8,（意思是：蛇 形走线的振幅最小值被设置是走线宽度的 8倍），Minimum gap填写适当 的数字，如：4 （意思是：蛇形走线的间隙最小值被设置为走线到拐角间 距的4倍）。3.OK
3、设置完成。在PADS Router中，右键In teractive Route（ 快捷键F3），在交互式布线过程中，右键Add Accordion，就可以看见蛇行布线了，右键 End完成 蛇行布线2. 差分走线（Differential pairs）在高速设计中你可以使用到差分走线进行设计。要进行差分走线一定要了 解相关的功能术语。差分走线的目的是将差分信号的走线同时从源管脚（Source pins ）走出，绕过障碍物并同时进行被控间距的走线。将两根信号走到一个相同点（称为集合点Gathering Point ），即差分走线的起始点，从源管脚到集 合点这部分走线我们称之为开始区域（Start
4、Zone ）。在集合点之后我们必须保证差分线的走线是平行、等距的。差分走线最终在接近目标管脚位置分开（称为分离点Split Poi nt ），而最终的目标管脚我们称之为Destination pins ，即差分走线的终点。从分离点 到目标管脚这段区域我们称之为结束区域（End Zone）2.1Shoulder Length （侧翼长度）侧翼长度是指从起始管脚到集合点的距离或者从分离点到目标管脚的距 离。障碍通常我们不希望差分线在布线的过程中绕过障碍物而使得差分线被分开， 例如绕过过孔或者管脚等。但是例外的是可以在开始区域和结束区域。提 示：走线过程中点击鼠标右键选择分开命令 Split Tra
5、ce Segme nts或Shift+X，那么在交互式走线的时候，差分线可以自动绕过走线过程中的 障碍对象，然后再继续合并进行走线。2.2.定义差分线对1点击标准工具条上项目浏览器的图标按钮，在打开的项目浏览器Project Explorer 窗口中选择 Object View 页面，点击展开窗口中的 Net Objects。2、将里面的Nets项展开3、选中网络1,该网络在工作区域高亮4、Ctrl+左键选中网络2。5、使用Ctrl + C和Ctrl + V命令，将这两个网络复制到差分对 Differe ntial Pairs 分支中，这时你展开差分对分支可以已经添加了一 对差分线对。2.3.
6、差分线走线1在未选择任何对象状态下鼠标右键选择SelectTrace/Pi ns/Un routes 。2、在标准工具栏中的层目录中选择 Primary Comp onent Side 为当前操 作层。3、在项目浏览器的差分对分支中选中$7651$7652,高亮此两个网 络，在工作区域点击此两个网络中的任意一个管脚。4、右键In teractive Route 或按F3开始对该网络走线，可以看到两根 差分线被自动地选择并进行并行走线。5、不点击鼠标，移动光标，可以看到一对差分线的走线状态。6、从源管脚拉出走线，在合适的位置点击鼠标左键确定第一段走线和拐角位置。7、沿着设计的目标管脚方向继续走线
7、。8当走线接近目标管脚的时候鼠标右键 Complete。9、练习几次差分线对的定义和走线，当你认为比较熟练了，请继续往下 学2.4.分离走线在差分走线过程中，有时候为了从连接器或者BGA引脚处引出差分走线，必须将差分线暂时地分离或者互相之间的切换以便进行走线，使用PADSRouter提供的分离走线Route Separately 功能可以达到此目的。1在项目浏览器的差分对分支中选中我们前面建立的$7651$7652差分线对2、咼亮这两个网络后，鼠标右键选择 Un route，将刚才的走线删除3、点击$7651或$7652网络中的任意一个管脚4、 右键In teractive Route或按F3
8、开始对该差分对网络进行走线。5、从源管脚拉出走线，在合适的位置点击鼠标左键确定第一段走线和拐 角位置。6、当走到接近目标管脚附近时，点击鼠标右键选择分离走线RouteSeparately 。7、将该走线完成后，系统将自动转到另外一根线的走线2.5.等长布线等长线规则(Matched Length Rules)等长线用于对一组网络进行自动走线时的设置。你同时可以在PADS Router提供的Spreadsheet表格中管理走线长度。定义一组等长走线网络在目标浏览器Project Explorer窗口中进行以下操作：1、展开 Nets Objects 。2、展开里面的Nets项，在其目录中列出设计
9、中所有的网络。3、选中网络A00,其在工作区域被咼亮。4、Shift+鼠标左键选中*1。5、 将选中的所有网络复制到 Matched Len gth Net Groups 分支中。 &将该分支展开可以看到产生一组新的等长走线网络。结果：PADS Router将其默认命名为MLNetGroup17、将这组网络名称改为AddressBus按回车键确定新名称。完成等长走线网 络定义。2.5.1.定义等长走线规则1、 项目浏览器窗口中，选中等长走线网络组AddressBus。2、鼠标右键选择 Properties。3、在属性窗口中的公差栏中填入 200。设置该组网络走线中最短走线和 最 长走线相差范围
10、允许为200mils4、 勾选长度约束Restrict length，打开长度约束栏。5、在最小长度栏中填入2500,那么走线最小值设定为2.5英寸。6、在最大长度栏中填入3500,那么走线最大值设定为3.5英寸。7、点击OK按钮完成等长走线规则设置。3. 多层板层叠分析在设计初期，确定PCB的尺寸和层数，布线层的数量和层叠方式直接影响 布线和阻抗。确定原则如下：1. 元件层的下面（第二层）为 GND提供元件屏蔽层以及为Top布线提供 参考平面。2. 所有信号层尽可能的与GND相邻（避免两个信号层直接相邻）。3. VCC与 GND相邻。4. 关键信号与GND相邻，不能跨区分割。5. 兼顾层间结
11、构对称。四层板层叠（从上至下，TOP-BOTTOM方案分析：注：S（ signal） 信号层；G（ground） 接地层；P（power） 电源层1. S G P S此方案为四层PCB的主选方案，在元件下面有一层地平面，关键信号放在TOP层;G到P不能过厚，以降低 G P之间的分布阻 抗，保证电源平面的去藕效果。2. G S S P特殊使用，如插件较多，走线简单，如部分接口滤波电路板，若内层走线可以得到很好的屏蔽，传输线的辐射得到控制。如果线 路实在太少可以采取第四层为 GNDBo4. PCB信号完整性分析信号完整性（SI）是指信号在电路中以正确的时序和电压作出响应的能力。 如果电路中信号能够
12、以要求的时序、持续时间和电压幅度到达ic,贝够电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信 号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声（SSN）和电磁兼容性（EMI）。延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到 达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影 响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质 的介电常数。另外，当PCB板上导线（高速数字系统中称为传输线）的特征阻抗与负载阻 抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使 信号波形发生畸变，
13、甚至出现信号的过冲和下冲。信号如果在传输线上来 回反射，就会产生振铃和环绕振荡。由于PCB板上的任何两个器件或导线之间都存在互容 （mutual capacitanee）和互感，当一个器件或一根导线上的信号发生变化时，其变 化会通过互容和互感影响其它器件或导线，即串扰。串扰的强度取决于器 件及导线的几何尺寸和相互距离。当PCB板上的众多数字信号同步进行切换时（如CPU勺数据总线、地址总 线等），由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上 还会出现地平面反弹噪声（简称地弹）。SSN和地弹的强度也取决于集成电 路的IO特性、PCB板电源层和地平面层的阻抗以及高速器件在 PCB板上 的布局和布线方式。另外，同其它的电子设备一样，PCB也有电磁兼容性问题，其产生也主要 与PCB板的布局和布线方式有关。