《电子技术课程设计总结报告.doc》由会员分享，可在线阅读，更多相关《电子技术课程设计总结报告.doc（6页珍藏版）》请在三一文库上搜索。
1、课程设计总结报告课程名称：数字电子钟的设计。内容：设计并制作一台数字电子钟，完成设计说明书。设计内容及要求：设计内容：要求由所学的数字电子知识以及查阅有关资料设计并制作出一台数字电 子钟。而且要完成电路的装配和调试。设计基本框图如下：数字电子钟的基本框图要求：1.采用位数码管，显示范围 0分00秒 9分59秒。2.提出至少两种设计实现方案，并优选方案进行设计。3.详细说明设计方案，并计算组件参数。包括选择的依据和原理，参数 确定的根据。4.提倡有能力的同学在完成上述要求后，提出增强功能的设计方案。四、比较和选写设计的系统方案，画出系统框图。方案一：1.振荡器由555定时器构成。在555定时器的
2、外部接适当的电阻和电容组件构成多谐振荡器，再选择组件参数使其发出标准秒信号。2.计数器由74LS90集成记数构成。根据74LS90的菜单可以知道它是 一个集成的二一五一十进制计数器。对于分记数因为显示范围是09所以一块芯片就可以构成。对于秒记数因为显示范围是0- 59所以可以用两块并联构成100进制计数器后再强制清零即可。再 外设一定的控制电路。3.译码显示电路由74LS49作为译码驱动器和工阴极七段数码显示 管构成。中间设置一定的限流电阻即可。系统框图如下：方案一简化的系统框图方案二：1.振荡器和方案一相同仍由555定时器构成不是。2.计数器由74LS90构成。但是在记数方面和方案一不同，方
3、案一是 符合平时记数逻辑，高位记数由低位进位得来。而在这个方案中则 它的分记数、秒十位记数以及秒个位记数分别独立。各个计数器由 共同的标准秒振荡器驱动。只是分记数要经过一个60分频的电路，秒十位记数要经过一个10分频的电路。而秒个位则直接接入。整个 电路外加一定是设置电路即可。3.译码显示电路和方案一相同。电路基本框图如下：方案二简化系统框图两方案的比较：1、我们从分析电路可以知道两个方案在理论上都是可行的。2、 在难易程度方面：方案一电路设计简单，所用组件数目少，当然制作 就比较简单，而且在后期的调试和维护方面也就相对容易一些。但是在方 案改进上就存在困难了，比如要加一个校时电路就会十分复杂
4、会使电路变 的麻烦。方案二相对与方案一就有点复杂，因为它多了两个分频电路，所用组件数目也就多， 不用数制作就会相对于方案一复杂一些，那幺在后期的调试和维护方面也就困难一 些。但是在改进方案方面就有独特的好处。因为它的各个记数电路相对独立，在操作 方面就可以分开处理。比如同样加一个校时电路就会十分方便的实现，只需要在各个 计数器电路设置一些简单的控制电路即可。3、因为两个电路都是十分简单的电路，所用组件相对于一些大的电路来看 就十分的少了，因此在价格方面没有太多的差别，这方面就没有什幺比 较的地方了。4、在电路可靠性方面：因为方案一比方案二电路简单，根据电路的原则方 案一应该是比较可靠的。因为方
5、案二的分记数和秒十位记数经过了分频 电路，而秒个位没有经过分频电路，因此在记数上会因为延时的原因使的记数误差增大。综合上面的比较，而且这次的设计又没有要求设置校时装置，因此选用方案一进行 设计，对于方案二可以经过改进后作为增强功能的改进方案进行设计。下面就以 方案一进行电路的全部设计。五、 单元电路的设计、参数的计算和器件的选择。1标准秒振荡器的设计首先我们来看一下标准秒振荡器的核心 555定时器的内部结构和工作原理:阀值电IEU555定时器的内部电路结构图555定时器的工作原理：555定时器的功能主要由上、下两个比较器C 1、C 2的工 作状况决定。比较器的参考电压由分压器提供，在电源与地端
6、之间加上VCC电 压，且控制端VM悬空,则上比较器C 1的反相端“-”加上的参考电压为2/3VC C，下比较器C 2的同相端“ +”加上的参考电压为1/3VCC。若触发端 S的输 入电压V 22/3VCC ,上比较器C 1输出为“ 1”电平,SR触发器 的R输入端接受“1”信号，可使触发器输出端Q为“ 0”，从而使整个555电路输 出为“0”。控制电压端VM外加电压可改变两个比较器的参考电压，不用时，通常将它通过电容（0.01卩F左右）接地。放电管T 1的输出端Q为集电极开路输出, 其集电极最大电流可达50mA，因此，具有较大的带灌电流负载能力。若复位端 RD加低电平或接地，可使电路强制复位，
7、不管555电路原处于什幺状态，均可使 它的输出Q为“ 0”电平。只要在555定时器电路外部配上两个电阻及两个电容 组件，并将某些引脚相连，就可方便地构成多谐振荡器。其菜单如下：血首定时器功能表输入输出陶值綸入冥触岌辙入X复位0输岀0放电管Ti 导il*化匚11截止駅匚冯毗101根据以上关于555定时器的内部结构和工作原理可以初步设计出以下多谐振荡电路:多谐振荡电路的工作波形下面我们来计算电路里面的组件参数值：电路里需要确定的组件参数值有：R1、R2和电容C的值。根据电路的计算可 以知道多谐振荡电路有如下特征：t1=0.7R2Ct2=0.7(R1+R2)C则有：11 43f=丄143根据计算和我
8、们这次所具有的组件可以得到如下一t1 t2 (R1 2R2)C组组件参数：R1 =1.0R2=1.5M】C=1.0LF此时根据已知公式计算可以知道f 1HZ。整个标准秒振荡器就设计完了。2计数器的设计1.先按照方案一设计：根据前面的叙述可以知道，要完成分、秒的计时要用到三块74LS90集成计数器。对于分计时因为要求显示范围是 0 9,因此一块就可以完成了，但是对 于秒显示范围是0 59,因此要两块才可以完成。在设计的时候每个计数器先让 其各自的CPa接各自的Q a构成十进制计数器，而后再将两个并联构成 100进制的计数器，再强制清零就可以了，也就是当计数出现 0110 0000时即刻马上清零，
9、由 计数器的性质可以知道要两块 74LS90中的高位的一块的Qb和Qc同时为“ T时即要马上清零，也就是这两个输出端要分别接到并联两块74LS90的清零端R。!和R2，这样接线之后就可以使两块并联的 74LS90完成六十进制的功能。然后从高位块的QC输出端接出进位脉冲到分计数的 CPA即可以完成要求的电子钟所要求的计数功能了。由上面的分析可以知道方案一的计数器接线图如下：方案一计数电路设计图2.方案二设计：根据前面的叙述可以知道，方二的计数部分可以分为两部分：一部分可以 看作是计数部分，另一部分就可以看作是分频部分。对于计数部分的电路是分别独 立的，经过进一步的分析可以知道，在这个方案中可以看
10、出，它的分计数部分就是 方案一的全部电路，所以它要比方案一复杂，但是为了增加功能的方便，也就是可 以方便地增加校时设置。具体的设计是，对于计数部分的三个74LS90分别独立接成十进制的计数器，然后将秒十位计数的 74LS90设置强制清零端使其成为六进制 的计数器。对于分频电路，可以按照同样的方法用两块74LS90接成六十进制的分频器作为分计时电路的分频部分。再用一块 74LS90接成十进制的分频器作为秒十 进制的分频电路，这样就可以完成同样的计时功能了。由上面的分析可以知道方案 二的计数电路设计如下：方案二计数电路设计图方案二的上述计数电路增加简单的设置按钮就可以方便地构成可以校时的数字电子钟
11、， 由我们平时的经验可以知道对于一个钟表来说，一般情况是不需要秒个位校时的，因此我在这 里设置时也就免去了秒个位校时功能，只增加秒十位和分校时设置。对于校时设置我们可以使 用手动增加单脉冲来实现。也就是在分计数器和秒十位计数器的脉冲输入端另外再加一个脉冲 输入端并设置手动脉冲按钮，具体设置电路如下图：具有校时功能的电子钟计数电路图（注：分校时按钮旁边的二极管作用是，当向计数器发出校时脉冲时，不会影响到分 频电路两块计数器的清零端信号。）对于两个方按的计数电路就设计完毕。在这个设计里要增加两个手动按钮开关和一个二极管。3译码显示电路的设计对于译码显示电路，我们使用的是74LS49集成四一七线译码器，在前面的叙述中我们可以知道要有三个译码电路，因此就需要三块74LS49来完成译码功能。显示器我们使用的是共阴极 七端数码显示管，它的七个拐脚分别接74LS49的对应七个脚，并且要在各个拐脚上 接入高电平才能是显示发亮，但是考虑到显示管的承受电流的能力，因此要在各个拐脚接高电