《pcb布线规则.docx》由会员分享，可在线阅读，更多相关《pcb布线规则.docx（14页珍藏版）》请在三一文库上搜索。
1、实用文档1 . 一般规则1.1 PCB板上预划分数字、模拟、 DAA信号布线区域。1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。1.3 高速数字信号走线尽量短。1.4 敏感模拟信号走线尽量短。1.5 合理分配电源和地。1.6 DGND、AGND、实地分开。1.7 电源及临界信号走线使用宽线。1.8 数字电路放置於并行总线 /串行DTE接口附近，DAA电路放置於电话线接口附近。2 .元器件放置2.1 在系统电路原理图中：a）划分数字、模拟、DAA电路及其相关电路；b）在各个电路中划分数字、模拟、混合数字/模拟元器件；c）注意各IC芯片电源和信号引脚的定位。2.2 初步划分数
2、字、模拟、 DAA电路在PCB板上的布线区域（一般比例2/1/1）,数字、模拟 元器件及其相应走线尽量远离并限定在各自的布线区域内。Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。2.3 初步划分完毕后，从 Connector和Jack开始放置元器件：a） Connector和Jack周围留出插件的位置；b）元器件周围留出电源和地走线的空间；c） Socket周围留出相应插件的位置。2.4 首先放置混合型元器件（如Modem器件、A/D、D/A转换芯片等）：a）确定元器件放置方向，尽量使数字信号及模拟信
3、号引脚朝向各自布线区域；b）将元器件放置在数字和模拟信号布线区域的交界处。2.5 放置所有的模拟器件：a）放置模拟电路元器件，包括 DAA电路；b）模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面；c） TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件；d）对於串行 DTE 模块,DTE EIA/TIA-232-E系列接口信号的接收/驱动器尽量靠近 Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。1.6 放置数字元器件及去耦电容：a）数字元器件集中放置以减少走线长度；b）在
4、IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI ;c）对并行总线模块，元器件紧靠Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in ;d）对串行DTE模块，接口电路靠近 Connector ;e）晶振电路尽量靠近其驱动器件。1.7 各区域的地线，通常用 0 Ohm电阻或bead在一点或多点相连。3 .信号走线3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免 时要用中性信号线隔离。Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：3.2 数字信号走线尽量放置在数字信号布线区
5、域内；模拟信号走线尽量放置在模拟信号布线区域内；（可预先放置隔离走线加以限定，以防走线布出布线区域 ）数字信号走线和模拟信号走线垂直以减小交叉耦合。3.3 使用隔离走线（通常为地）将模拟信号走线限定在模拟信号布线区域。a）模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil ;b）数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil ,其中一面PCB板边应布200mil宽度。3.4 并行总线接口信号走线线宽10mil（ 一般为 12-15mil）,如/HCS、/HRD、/HWT、/RESET。3.5 模拟信号走线线宽 10mil（一般为 12-1
6、5mil）,如 MICM、MICV、SPKV、VC、VREF、 TXA1、TXA2、RXA、TELIN、TELOUT 。3.6 所有其它信号走线尽量宽，线宽 5mil（一般为10mil）,元器件间走线尽量短（放置器件 时应预先考虑）。3.7 旁路电容到相应IC的走线线宽25mil ,并尽量避免使用过孔。3.8 通过不同区域的信号线（如典型的低速控制/状态信号）应在一点（首选）或两点通过隔离地 线。如果走线只位於一面，隔离地线可走到 PCB的另一面以跳过信号走线而保持连续。3.9 高频信号走线避免使用 90度角弯转，应使用平滑圆弧或 45度角。3.10 高频信号走线应减少使用过孔连接。3.11
7、所有信号走线远离晶振电路。3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。3.13 DAA电路中，穿孔周围（所有层面）留出至少60mil的空间。3.14 清除地线环路，以防意外电流回馈影响电源。4 .电源4.1 确定电源连接关系。4.2 数字信号布线区域中，用 10uF电解电容或锂电容与0.1uF瓷片电容并联后接在电源/地 之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。（另一面须用数字地做相同处理）4.4 一般地，先布电源走线，再布信号走线。5
8、 .地5.1 双面板中，数字和模拟元器件 （除DAA）周围及下方未使用之区域用数字地或模拟地区域 填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连：ModemDGND引脚接至数字地区域， AGND引脚接至模拟地区域；数字地区域和模拟地区域用一条 直的空隙隔开。5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件（除DAA） ; Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域；数字地区域和模拟地区域用一条直的空隙 隔开。5.3 如设计中须 EMI过滤器，应在接口插座端预留一定空间，绝大多数 EMI器件（Bead/电 容）均可放置在该区域；未使用之区域
9、用地区域填充，如有屏蔽外壳也须与之相连。5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路（SRAM、EPROM、Modem）和DAA等，每个功能模块的电源 /地只能在电源/地的源点相连。5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。5.6 地线通过一点相连， 如可能，使用Bead ;如抑制EMI需要，允许地线在其它地方相连。5.7 所有地线走线尽量宽，25-50mil。5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。6 .晶振电路6.1 所有连到晶振输入/输出端（如XTLI、XTLO）的走线尽量短，以减少噪声干扰及分布电容
10、对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。（因XTLO连接至上升时间 快，大电流之驱动器）6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的 DGND弓|脚，且尽量减少过孔。6.3 如可能，晶振外壳接地。6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。6.5 晶振电容的地直接连接至Modem的GND弓I脚，不要使用地线区域或地线走线来连接电容和 Modem 的GND弓I脚。7 .使用EIA/TIA-232接口的独立 Modem 设计7.1 使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。7.
11、2 各电源线上放置相同模式的Choke。7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector 。7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。7.5 EIA/TIA-232电缆信号地接至数字地。针对模拟信号，再作一些详细说明：模拟电路的设计是工程师们最头疼、但也是最致命的设计部分，尽管目前数字电路、大规模集成电路的发展非常迅猛，但是模拟电路的设计仍是不可避免的，有时也是数字电路无法取代的，例如 RF射频电路的设计！这里将模拟电路设计中应该注意的问题总结如下，有些纯属经验之谈，还望大家多多补充、多多批
12、评指正！.（1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。(2)积分反馈电路通常需要一个小电阻(约560欧)与每个大于 10pF的积分电容串联。(3)在反馈环外不要使用主动电路进行滤波或控制EMC的RF带宽，而只能使用被动元件(最好为RC电路)。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。(4)为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法 (如光电隔离)进行保护。(5)使用EMC滤波器，并且与IC相关的滤波器都应该和本地的0V参考平面连接。(6)在外部电
13、缆的连接处应该放置输入输出滤波器，任何在没有屏蔽系统内部的导 线连接处都需要滤波，因为存在天线效应。另外，在具有数字信号处理或开关模式的变换器 的屏蔽系统内部的导线连接处也需要滤波。(7)在模拟IC的电源和地参考引脚需要高质量的RF去耦，这一点与数字IC 一样。但是模拟IC通常需要低频的电源去耦，因为模拟元件的电源噪声抑制比( PSRR)在 高于1KHz后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用 RC或LC滤波。电源滤波器的拐角频率应该对器件的PSRR拐角频率和斜率进行补偿，从而在整个工作频率范围内获得所期望的PSRR 。(8)对于高速模拟信号， 根据其连接长度和通信
14、的最高频率， 传输线技术是必需的。 即使是低频信号，使用传输线技术也可以改善其抗干扰性， 但是没有正确匹配的传输线将会 产生天线效应。(9)避免使用高阻抗的输入或输出，它们对于电场是非常敏感的。(10)由于大部分的辐射是由共模电压和电流产生的，并且因为大部分环境的电磁 干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收(差分模式)技术将具有很好的EMC效果，而且可以减少串扰。平衡电路(差分电路)驱动不会使用0V参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少RF辐射。(11)比较器必须具有滞后(正反馈)，以防止因为噪声和干扰而产生的错误的输出 变换，也可以防止在断路点产生
15、振荡。不要使用比需要速度更快的比较器(将dV/dt保持在满足要求的范围内，尽可能低)。(12)有些模拟IC本身对射频场特别敏感，因此常常需要使用一个安装在PCB上，并且与 PCB的地平面相连接的小金属屏蔽盒，对这样的模拟元件进行屏蔽。注意， 要保证其散热条件。推荐答案1电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式
16、抑制噪音作以表述： 众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线 ，通常信号线宽为：0.20.3mm,最经细宽度可达0.050.07mm,电 源线为1.22.5 mm对数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用（模拟电路的地不能这样使用）用大面 积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2、数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互
17、相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在 PCB上 不共地的，这由系统设计来决定。3、信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（
18、地）层上 进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。4、大面积导体中连接腿的处理在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好， 但对元件的焊接装配就存在一些不良隐患如: 焊接需要大功率加热器。 容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield ）俗称热焊盘（Thermal ）,这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。5、布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的
19、。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸（2.54mm）,所以网格系统的基础一般就定为 0.1英寸（2.54 mm）或小于0.1英寸的整倍数，如： 0.05英寸、0.025英寸、0.02英寸等。6、设计规则检查（DRC）布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定
20、的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。 模拟电路和数字电路部分，是否有各自独立的地线。后加在PCB中的图形（如图标、注标）是否会造成信号短路。对一些不理想的线形进行修改。在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装
21、质量。多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。概述 本文档的目的在于说明使用 PADS的印制板设计软件 PowerPCB进行印制板设计 的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。2、设计流程 PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、 输出六个步骤.2.1 网表输入网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection 功能，选择Send Netlist ,应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方
22、法是直接在 PowerPCB中装载网表，选择 File-Import ,将原理图生成的网表输 入进来。2.2 规则设置 如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB 了。如果修改了设计规则，必须同步原理图，保证原理图和 PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks ,需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25 。注意：PCB设计规则、层定义、过孔设置、 CAM输出设置已经作成缺省启动文件，名称为Default.stp ,网
23、表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在 PowerLogic中，使用OLE PowerPCB Connection 的Rules From PCB 功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。2.3 元器件布局 网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。2.3.1 手工布局1 .工具印制板的结构尺寸画出板边( Board Outline )。2 .将元器件分散
24、(Disperse Components ),元器件会排列在板边的周围。3 .把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。2.3.2自动布局PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。2.3.3注意事项a.布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起b.数字器件和模拟器件要分开，尽量远离 c.去耦电容尽量靠近器件的VCCd.放置器件时要考虑以后的焊接，不要太密集e.多使用软件提供的 Array和Union功能，提高布局的效率2.4布线布线的方式也有两种，手工布线和自动布线。P
25、owerPCB 提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（ DRC ）, 自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工一自动一手工。2.4.1手工布线1 .自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对 走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如 BGA,自动布线很难布得有规则，也要用手工布线。2 .自动布线以后，还要用手工布线对PCB的走线进行调整。3 .4.2自动布线 手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools-SPECCTRA ,启动Specctra布线器的
26、接口，设置好DO文件，按 Continue 就启动了 Specctra布线器自动布线，结束后如果布通率为100% ,那么就可以进行手工调整布线了；如果不到100% ,说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。4 .4.3注意事项a.电源线和地线尽量加粗b.去耦电容尽量与VCC直接连接c.设置Specctra的DO文件时，首先添加 Protect all wires命令，保护手工布的线不被自 动布线器重布d.如果有混合电源层，应该将该层定义为Split/mixed Plane ,在布线之前将其分割，布完线之后，使用 Pour Manager 的PlaneConnect进
27、行覆铜e.将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins ,选中所有的管脚，修改属性，在Thermal选项前打勾f.手动布线时把 DRC选项打开，使用动态布线( Dynamic Route )2.5 检查检查的项目有间距(Clearance )、连接性(Connectivity )、高速规则(HighSpeed )和电源层(Plane ),这些项目可以选择Tools-Verify Design 进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；
28、另外每次修改过走线和过孔之后，都要重新覆铜一次。2.6 复查 复查根据PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。2.7 设计输出PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说 明输出光绘文件的注意事项。a.需要输出的层有布线层(包括顶层、底层、中间布线层)、电
29、源层(包括 VCC层和GND层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(包括顶层阻焊和底层阻焊)，另外还要生成钻孔文件(NC Drill ) b.如果电源层设置为Split/Mixed ,那么在 AddDocument窗口的Document项选择Routing ,并且每次输出光绘文件之前，都要对 PCB 图使用Pour Manager 的Plane Connect 进行覆铜；如果设置为 CAM Plane ,则选择Plane ,在设置Layer项的时候，要把 Layer25加上，在Layer25层中选择Pads和Viasc.在设备设置窗口(按 Device Setup )，将 Apertu
30、re 的值改为 199 d.在设置每层的 Layer 时，将 Board Outline 选上.设置丝印层的Layer时，不要选择Part Type，选择顶层(底层)和丝印层的 Outline、Text、 Line f.设置阻焊层的 Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体 情况确定g.生成钻孔文件时，使用 PowerPCB的缺省设置，不要作任何改动h.所有光绘文件输出以后，用 CAM350打开并打印，由设计者和复查者根据PCB检查表”检查过孔(via)是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可
31、以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即 盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔
32、。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔(drill hole )，二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速，高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀(plating )等工艺技术的限制：孔越小，钻
33、孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块 6层PCB板的厚度(通孔深度)为 50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。二、过孔的寄生电容 过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为 D1,PCB板的厚度为T,板基材介电常数为&则过孔的寄生电容大小近似于：C=1.41才D1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil ,焊盘直
34、径为20Mil的过孔，焊盘与地铺铜区的距离为 32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps从这些数值可以看出，尽管单个过孔的寄生 电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换, 设计者还是要慎重考虑的。三、过孔的寄生电感同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响
35、。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08hln(4h/d)+1其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050ln(4x0.050/0.010)+1=1.015nH。如果信号的上升时间是 1ns,那么其等效阻抗大小为：XL=社/T10-90=3.19 Qo这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通
36、过两个过孔，这样过孔的寄生电感就会成倍增加。四、高速PCB中的过孔设计 通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过 孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量6-10层的内存模块做到：1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对PCB设计来说，选用10/20Mil （钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。2、上面讨论的两个公式可以得出，使用较
37、薄的PCB板有利于减小过孔的两种寄生参数。3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在 PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候， 我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。