《PCB电磁兼容设计原则及其实例分析要点.docx》由会员分享，可在线阅读，更多相关《PCB电磁兼容设计原则及其实例分析要点.docx（18页珍藏版）》请在三一文库上搜索。
1、印制电路信息2010 No.6短评与介绍Short Comment & IntroductionPCB电磁兼容设计原则及其实例分析王芳(湖南长城信息产业股份有限公司，湖南长沙410100摘要电子设备电磁兼容要求的关键是其印制电路板(PCB的设计，正确的PCB板布线可以经济而有效地降低其电磁干扰。文章综合PCB板电磁兼容设计相关文献，按照器件布局、地线与电源处理、时钟信号线处理等对设计经验和原则进行了 较为系统的分类总结，并结合若干具体的工程实例进行了分析说明。关键词印制电路板；电磁兼容;地线;电磁干扰中图分类号：TN41文献标识码：A文章编号：1009-0096(20106-0028-04EM
2、C Design Rules and Application of Printed Circuit BoardWANG FangAbstract The printed circuit board (PCB is the key part to meet the electromagnetism compatibility (EMC requirements for electronic equipment. Their electromagnetism disturb can be reduced by proper layout of PCB.Some important EMC desi
3、gn rules are brought forward including components placement, ground plane, power line, clock signal treatments. At last, some factual examples of EMC design rules mentioned above are shown and analyzed.Key words PCB; electromagnetism compatibility; ground plane; electromagnetism disturb电子产品的电磁干扰及电磁辐
4、射问题日益引起人们的关注。电磁环境对人类生 存环境产生影响的同时，也对电工、电子产品的安全与可靠性产生影响和危害 ，电磁干扰导致电工、电子产品性能下降、无法工作甚至产品损坏的情况时有发生，因此控制产品的电磁辐射，让电子设备的电磁兼容等综合性能指标达到规定要求变得非 常重要。1电磁兼容的概念与意义1.1 电磁兼容的概念电磁兼容（Electro-Magnetic Compatibility, EMC指设备在共同的电磁环境中能 一起执行各自功能的共存状态，即该设备不会由于受到处在同一电磁环境中其他设 备的电磁发射导致或遭受不允许的降级，它也不会使其他设备因受其电磁发射而导 致不允许的降级。1.2 电
5、磁兼容的重要性印制电路板（PCB是电子产品中元器件的支撑体，并提供电路元器件间的电气连 接用此PCB设计的好坏对抗干扰能力影响很大。现代电子产品发展趋势越来越小 型化、多功能和高智能化，势必导致设计与生产越来越多地采用更小型、高集成 度、高频的元件，电磁兼容的难度也越来越大。通过采用正确的设计方案和布线技 术可以有效降低印制电路板的电磁辐射，提高本身的抗干扰性和电路工作的稳定 性。在产品研发出来后，发现不能通过电磁兼容测试而添加的诸如加屏蔽罩、磁珠 等措施，往往是事倍功半。因此在一开始设计时就要结合电磁兼容思想，最好对设备 的电磁兼容性程度进行先期分析。CAD/CAM CAD & CAM短评与
6、介绍Short Comment & Introduction印制电路信息2010 No.6在印制板上采取技术措施，比在其他方面采取措施更具有可靠性、稳定性和经 济性2印制电路板电磁兼容设计原则及其实例分析2.1 印制电路板的层数、尺寸选择原则单面板和双面板一般适用于低、中密度的电路，多层板适用于高密度布线、高 速电路、数模混和电路。印制电路板的尺寸选择应根据原理图和所使用器件尺寸、 相互间影响决定。最好选择适中的尺寸。尺寸太长 ，导电线路就长，阻抗增加,抗噪声 能力下降。而尺寸太小，器件密集，不利于散热，而且连线密集，容易产生干扰。2.2 器件布局原则与实例根据电路原理的功能单元，对电路的全部
7、元器件进行放置。2.3 元器件分区。可以按不同的电源电压分区，或按数字电路和模拟电路分区， 或按高速和低速电路分区。让同种电源、同速度、同频率的器件放置在一起 ，减小 了不同组器件混放产生的相互间干扰。在印制板上，不同组的器件区间有一定的分割。如高压与低压区间以变压器为 分割保持3 mm 5 mm的爬电距离。模拟电路与数字电路往往分别采用两种电源 与地面，应分别与电源连接器的地线相连，在分割线上采用磁珠或电感跨接。2.4 应地，元件的位置分区决定了连接器的分布，引出管脚安排要与元件分割一 致，尽量减少不同信号环路、电源环路的重叠和干扰。(3所有的连接器最好放在电路板的一侧，避免从两侧引出。因为
8、存在共模辐射 的情况下，电缆相当于一个很好的共模发射天线，电缆在两侧比在同一侧辐射要大得 多。输入/&出I/O驱动器应该紧靠连接器，I/O信号从连接器进入后，应马上进入I/O 驱动器。不要在印制板上走较长距离，以免耦合上干扰信号。而高速数字芯片，当与 连接器没有信号交换时，应放在远离连接器处。高速数字信号有可能通过电场、磁 场耦合，产生干扰，并通过电缆向外发射。当高速器件的信号必须连接连接器时 ，则尽 量靠近相关连接器,缩短走线长度，避免对其他中低速电路的干扰，如图1。图1高速器件信号连接器走线示意图2.3 地线与电源线的设计原则与实例分析地线设计是印制电路板中不可忽视的问题，往往也是难度最大
9、的一项设计。地线”可以定义为信号流回源的低阻抗路径，在理论上应是零电阻的实体，各接地点之间 没有电位差。实际上，地线有阻抗、有干扰，电流通过时，必然会产生电压降，地环路干 扰电压在信号上产生干扰电流，叠加在有用信号上。这时的地线设计需考虑以下因 素。(1地线设计时应考虑分成不同的系统地、机壳地、数字地、模拟地等。分地目的在于防止共地线阻抗耦合干扰。但并不是完全地隔离，没有任何电气连接。各地线在适当的位置，还是要有单点的电气连接，保持地面的连续性。(2靠近接口部分的印制板地面要分割出来，作为专用的EMC地,也称机壳地。 EMC地上必须没有数字信号回流，与机壳良好搭接搭接阻抗尽可能地小。可采取多
10、点搭接方式保证EMC地与机壳相同电位。实际应用上，一般将I/O插座固定焊盘、 板固定孔与EMC地信号走线连接，安装时通过固定螺钉将机壳与 PCB板良好连 接。EMC地与数字地保持单点连接。连接器处的每条I/O线都要分别并联去耦电容到EMC地，如表面安装式电容，使去耦电路的电感越小越好。外部干扰如果通过 接口侵入，则在EMC地区域就被去耦电容旁路到了机壳上，从而保护了内部电路正 常安全工作。同样，印制板的干扰电流在输出前也被去耦电容旁路了 ，如图2。(3双面板的数字地通常采用梳状结构和网状结构。梳状结构，其信号环路面积 相当大，如图3中A o而网状结构是在梳状的基础上，在板正面加上几CAD/CA
11、MCAD & CAM印制电路信息2010 No.6短评与介绍Short Comment & Introduction条垂直地线，交叉点打上金属化过孔 连通。地线网格提供了大量的平行地线，能够有效地减小地线环路面积，减小了地线 噪声，如图3中B 。敷字池学点连接图2 EMC地设计示意图(A (B图3 A梳状结构，B网状结构去耦电容7PNfMt -*-t H II w单点逐卷*舄电等单点连接(4电源线与地线要结合一起考虑。为减少供电用导线对的特性阻抗，电源线与地线应尽可能的粗，并且相互靠近，使供电环路面积减小到最低程度。电源线与地线在板两侧重叠走线，形成一对导线对，效果比电源线与地线在同侧平行走线
12、好。同一芯片的电源与地管脚，应连接到同一导线对。在实际布线中，并不是简单将各芯片地亚字池第点连辖大幡电事去耦电界脚、电源脚就近连到粗的平面就行了 ，而要仔细区分其形成的回流环路是否最小如连到不同的电地线对，有可能使高频电流在PCB板的两个斜对角流动，大大增加了 环路面积。(5高频去耦电容与大容量锂电容的使用。数字电路中，当逻辑门状态变化时，会 在电源上产生一个很大地尖峰电流，形成瞬间的噪声电压。这种情况普遍采用去耦 电容,它为芯片提供了所需的电流，并且将电流变化局限在较小的范围内，减小了辐 射。因此在每片芯片的附近加上高频去耦电容 ，容量约为0.01 pf 0.1，一般是它 所补充的电容容量的
13、10倍以上。采用锂电容，而不要使用铝电解电容，后者具有较大的内部电感；电容距离芯片越近越好：去耦电容的引线不宜太长。用锂介质做成的大容量电容能存储大量能量，以保证开关元器件所需的电压和 电流，通常在如下位置每两个大规模和超大规模芯片用一个大容量电容器(10仙f 100 画:产生时钟信号的电路附近 PCB板上的电源接口 功耗电路和元件附近远离直流电源输入处而元器件放置密度较高的地方(6地平面上的缝隙的影响。电流总是走阻抗最低的路径 ，低频的时候，信号走电 阻最小的路径，即直线距离。高频的时候，信号走电感最小的路径，即信号线正下方的 地线。因为此时的环路面积最小，环路的电感与环路面积成正比。最佳状
14、态是地面 上没有较大的缝隙。实际上不可能有很完整的理想地面。如果高频时钟线跨过地面隔缝，则回流线被迫A-B方向绕过隔缝，如图4。增加 了高频环路的面积，增加向空间的辐射干扰，同时也易受空间磁场的干扰。由于环路 电感增大，输出时钟波形易产生振荡。处理办法是在关键线的正下方增加一根横跨 地线C ,保持较小的信号环路。图4隔缝对环路面积的影响(7随意铺设的地铜箔并没有用。判断一个地线有没有用，首先看它能否起到减 小信号环路的作用。布线中盲目采用大面积铺地，将线路板两侧的空白全部填上，这 样并没有起到屏蔽抗干扰的作用。电流总是走阻抗最小的路径，做不到减小环路面 积，就不能起到良好的抗干扰效果。如一款密
15、码键盘产品，在做EMI实验时始终不能通过。经过分析，问题出在PCB 两层板的地平面处理CAD/CAM CAD & CAM短评与介绍Short Comment & Introduction印制电路信息2010 No.6上。如图5所示,只显示PCB的地网络,可以看到中间白色圈处是CPU的接地点，上方白色圈处是输出电缆的地引脚。地没有以最短路径回流到插座，而是顺时针绕了一大圈，并且中间4次换层，构成了较大环路。图5盲目大面积铺地示意PCB整改的方法：直接以较粗走线将CPU接地脚经滤波电容，再到接插件地脚，使其路径最短。调整走线，使铜箔地面积尽可能的完整，并 将两层的地线通过金属过孔连接。这样的作用是
16、减 少两层之间地电位差。经过处理后这款产品以较大 余量通过EMI测试。如图6所示。图6 EMC整改后的PCB同样，为提高抗干扰能力，在主芯片组、高速芯片、时钟芯片、晶阵、功耗元件下我们总是尽可 能地在器件下方两面都铺上地，并布满通孔。(8悬空的金属应该接地。悬空的金属，特别是大面积的金属分布电容大，容易产生电场耦 合。金属构件间如果有电位差，就可能产生共模 辐射,所以必须把它们良好接地。如散热片、屏 蔽罩、金属支架、印制板上孤立的铜箔等都应该 就近接地。2.4 信号线设计原则与实例分析(1在设计布线时，应尽量避免长距离的平行走线：尽可能拉开线间的距离，减少导线之间的申扰。信号线与电源及地线尽量
17、不交叉印制板的线条宽度要均匀、分布密度尽量均匀。导线的拐角不允许为直角。(2对不同频率、不同电流大小、不同模块的信号线应注意隔离。在最初的布局上，元件就要考 虑分组放置。信号线走线也应分隔开，不要平行。分布在不同层上的信号线走向应相互垂直，以减少 线间电场和磁场耦合干扰。(3通常高速信号线特别是时钟信号的引线最易产生电磁辐射干扰。设计时走线应尽量靠近地线回路，必要时可在两侧各加一根地线，并与地平面 良好连接。不要与其他信号线平行走线，走线尽可 能的短。尽量少打过孔，减少导线的不连续性。(4信号线的布置要根据信号的流向顺序安排。对于数年K混合电路，不仅在布局上要分成独立 的模拟部分和数字部分，而
18、且走线也要注意分隔。(5尽量减少信号环路的面积。电路板的电磁辐射可以用式(1来描述。E = 263 10-16 ( f 2 AI ( 1/r (1F电流频率；A环路面积；I电流强度；R观测点到PCB的距离。可以看出线路板的电磁辐射与电流强度、电流环路面积、电流的频率等因素有关。高速的处理速度是靠高速的时钟频率来保证的，因此限制系统的工作频率是不允许的，而信号 电流的强度也不是能随意减小的。最现实而有效的 方法是控制信号环路的面积。减小信号环路面积的 最有效方法是走线尽量短，并且每根信号线边上加 一根回流线，使回流线尽量靠近信号线。显然，这 种方案并不可行，每条信号线配上回流线，会大大 增加布线
19、难度。因此在实际中，往往只对时钟线和 数据地址线的低位线边上加回流线。对多层板，由于专门有两层作为电源和地，能够为所有地信号线提供最小地环路面积，所以多层 板的抗干扰效果最好。时钟和关键信号最好放置在 邻近地层，完整的地平面能提供最短的回流路径。(6时钟等高频信号避免跨越地分割。信号线跨越地分割，使得信号电流无法以最小环路面积回 到源头，以差模的形式对外辐射电磁能量，且由于 信号电流的回流阻抗变得很大，在电路板地平面上 的噪声电流变大，对地形成很大电压差，从而导致 对外共模辐射也很强。(J转第64页CAD/CAM CAD & CAM印制电路信息2010 No.6短评与介绍Short Comme
20、nt & IntroductionIEEE PHOTONICS TECHNOLOGY LETTERS.2008, 20 (12: 964 966T. Shioda. Recent trend of optical circuit boards in Japan. Int. Symp. Contemporary Photon. Technol. 2007,10: 39 42E. Bosman, G. Van Steenberge, P. Geerinck.Embedding of optical interconnections in ?exible electronics. Electron.
21、 Components Technol.Conf., Reno, NV. 2007: 1281 1287C. Choi, L. Lin, Y. Liu, J. Choi. Flexible optical waveguide ?lm fabrications and optoelectronic devices integration for fully embedded board-level 2345optical interconnects. J. Lightw. Technol. 2004, 22 (9: 21682176M. Hikita, R. Yoshimura, M. Usui
22、, S. Tomaru, andS. Imamura. Polymeric optical waveguides for optical interconnection. Thin Solid Film. 1998, 331: 303308.IPC/JPCA-6202. Performance guide manual for single- and doublesided ?exible printed wiring boardsIPC-TM-650 2.6.7.2, Thermal shock, continutityand microsection, printed board6783结
23、语本文按照器件布局、地线与电源处理、时钟信号线处理等对设计经验和原则进行了分类总结，除 此之外，印制电路板的电磁兼容性设计还与具体电 路有着密切的关系，在设计中还应根据具体电路作 相应处理，灵活运用抗干扰的各种方法，才能最大 程度地满足电磁兼容的要求。参考文献张文成.印制电路板设计的电磁兼容性分析J.电子工艺技术，2009, 4.朱轲，郑建飞.PCB的电磁兼容与设计J.电子质量，2005, 9.岳春华，尹征琦.高速PCB电磁兼容的研究J.电 子质量,2007, 8.安涛，郑继刚.高速PCB电磁兼容性设计J.舰船电子对抗,2007, 2.易利，蔺安坤.高速电路板的电磁兼容性分析J.印制电路信息，
24、2009, 7.沙斐.机电一体化系统的电磁兼容技术M.北京： 中国电力出版社,1999.杨继深，荀京京.电磁干扰的抑制方法J.安全与电磁兼容，1998, 2.白同云.电磁兼容性设计要点J.安全与电磁兼容,2000, 2.王翌，陈健.PCB设计中的电磁兼容问题J.安全与电磁兼容，2003, 5.在某一款嵌入式产品中，地被分割成系统地DGND和CDMA模块地。从图7可以看出，有数十根 线跨越了系统地和CDMA地,其中有SPICLK、液 晶屏RGB信号线、触摸屏信号等。这些信号的地无 法从DGND跨越CDMA_DGND区，回到源头，使得 回流路径不可知。同时，其他信号从模组下穿过， CDMA模块信号易受外界干扰，通信效果不佳。图7信号线跨越地分割PCB的整改方法是：器件分区，非CDMA模块信号绕开该区域，并且一直以完整的地平面为屏蔽层保证回流路径的连续性。 CDMA模块与系统间的连线，安排在地邻层。在地层两种地问做粗的连接桥，如图8所示,增加了 3个0Q的电阻。图8地分割间增加连接桥123456789PCI（上接第31页特种印制板Special PCB