介绍Ledit实验课件.ppt

《介绍Ledit实验课件.ppt》由会员分享，可在线阅读，更多相关《介绍Ledit实验课件.ppt（99页珍藏版）》请在三一文库上搜索。

1、L-Edit 版图设计,仪器与电子学院,第一部分：了解版图版图的定义版图的意义版图的工具版图的设计流程第二部分：版图设计基础认识版图版图组成两大部件版图编辑器电路图编辑器了解工艺厂商,目录,第三部分：版图的准备必要文件设计规则DRC文件LVS文件第四部分：版图的艺术模拟版图和数字版图的首要目标首先考虑的三个问题 匹配寄生效应噪声布局规划ESD封装,目录,第一部分：了解版图版图的定义版图的意义版图的工具版图的设计流程,IC模拟版图设计,版图的定义：版图是在掩膜制造产品上实现 电路功能且满足电路功耗、性能等，从版图上减少工艺制造对电路的偏差，提高芯片的精准性。,第一部分：了解版图,电路图,版图,第

2、一部分：了解版图,版图的意义：1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。,第一部分：了解版图,版图的工具：Tanner ProL-EditCadenceVirtuosoDraculaAssuraDivaMentorcalibreSpring soft laker,模拟版图设计流程,电路

3、输入,规范,电路验证,版图验证,版图参数提取,版图输入,第二部分：版图设计基础认识版图版图组成两大部件2.1 器件2.2 互连版图编辑器电路图编辑器了解工艺厂商,L-Edit 版图设计,第二部分：版图设计基础,Poly,M1,CT,M2,认识版图,版图是电路图的反映，有两大组成部分2.1器件2.1.1 MOS管2.1.2 电阻2.1.3 电容2.1.4 三极管（省略）2.1.5 二极管（省略）2.1.6 电感（省略）2.2互连2.2.1金属（第一层金属，第二层金属）2.2.2通孔,第二部分：版图设计基础,第二部分：版图设计基础,2.1 器件2.1.1 MOS管,NMOS,PMOS,MOS管剖面

4、图,2.1 器件2.1.1 MOS管,第二部分：版图设计基础,NMOS工艺层立体图,NMOS版图,第二部分：版图设计基础,2.1 器件2.1.1 MOS管 1) NMOS管以TSMC，CMOS，N单阱工艺为例NMOS管，做在P衬底上，沟道为P型，源漏为N型 2) 包括层次：NIMP，N+注入DIFF，有源区Poly，栅M1，金属CONT，过孔 3) MOS管的宽长确定,NMOS版图,反向器,第二部分：版图设计基础,2.1 器件,器件版图,器件剖面图及俯视图,第二部分：版图设计基础,2.1.1 MOS管 1)反向器2)NMOS，PMOS3)金属连线4)关于Butting Contact部分,2.

5、1 器件,2.1器件 2.1.2 电阻 选择合适的类型，由电阻阻值、方块电阻值，确定 W、L；R=L/W*R0,第二部分：版图设计基础,电阻类型,2.1器件 2.1.3 电容1) 电容值计算C=L*W*C02) 电容分类： poly电容 MIM电容基于单位面积电容值 MOS电容源漏接地，基于栅电容，C=W*L*Cox,第二部分：版图设计基础,MIM电容版图,MOS电容版图,2.2互连2.2.1金属（第一层金属，第二层金属） 1) 金属连线 M1，M2，M3，M42.2.2 通孔2)过孔 Via1，Via2，Via3,第二部分：版图设计基础,2.2互连 1) 典型工艺CMOS N阱 1P4M工艺

6、剖面图,第二部分：版图设计基础,连线与孔之间的连接,第二部分：版图设计基础,3. 版图编辑器 建立新文件,（1）打开L-Edit程序（2）另存新文件：选择 FileSave As，重命名，比如ex10（自己随意设定）（3）取代设定：选择 FileReplace Setup命令，单击右侧的Browser，选择:TannerEDAL-Edit11.1samplessprexample1lights.tdb文件，然后点击ok，会出现警告，按确定钮。,3. 版图编辑器 建立新文件,3. 版图编辑器 版图编辑菜单,第二部分：版图设计基础,3. 版图编辑器 编辑菜单,第二部分：版图设计基础,图层选择,3.

7、 版图编辑器 图层绘制,第二部分：版图设计基础,3. 版图编辑器,第二部分：版图设计基础,设计规则检查：由于绘制的图样是要制作集成电路的光罩图样，必须配合设计规则绘制图层，才能确保流程时的效率。设计规则检查ToolsDRC或按快捷按钮,4. 电路图编辑器 S-Edit 电路图显示,第二部分：版图设计基础,5.T-Spice仿真1）转化：将反相器布局图成果转化成T-Spice 文件，可选择ToolsExtract 命令 (或单击按钮 )，打开Extract 对话框，单击其中的Browser 按钮，在弹出的对话框中选择.LEdit11.1Samplessprexample1lightsext 文件

8、，如图所示，再到Output 选项卡，在Write nodes and devices as 选项组中选中Name 单选按钮，即设定输出节点以名字出现，并在SPICE include statement 文本框输入“include C:Program FilesTanner EDAT-Spice10.1modelsml2_125.md”（根据ml2_125. md的实际路径来手动填写），如图所示，单击Run 按钮。,第二部分：版图设计基础,5.T-Spice仿真,第二部分：版图设计基础,5.T-Spice仿真,第二部分：版图设计基础,转化结果可通过 File-Open 命令来观看inv.spc

9、 文件得到。,5.T-Spice仿真 将反相器布局图转化出的结果inv.spc利用T-Spice来进行仿真。仿真程序如下：加载包含文件Vdd电压值设定设定A的输入信号分析设定输出设定进行仿真，设定完的结果如下图所示。,6. 了解工艺厂商SMIC -中芯国际CSMC 华润上华 TSMC - 台积电UMC - 台联电Winbond - 华邦先锋宏力华虹NEC比亚迪新进厦门集顺深圳方正无锡和舰,第二部分：版图设计基础,第三部分：版图的准备必要文件设计规则DRC文件LVS文件,L-Edit 版图设计,1. 必要文件PDK*.tfdisplay.drfDRCLVScds.lib.cdsenv.cdsin

10、it,第三部分：版图的准备,2. 设计规则2.1 版图设计规则工艺技术要求2.2 0.35um，0.25um，0.18um，0.13um，不同的工艺N阱DIFFPolyMetalContVia2.3 最小宽度2.4 最小间距2.4 最小覆盖等等,版图设计基础设计规则,2. 设计规则 1) PMOS的形成,第三部分：版图的准备,2. 设计规则2) 调用PCELL,第三部分：版图的准备,第三部分：版图的准备,2. 设计规则3) Design Rule,2. 设计规则4) 规则定义,第三部分：版图的准备,2. 设计规则4) 规则定义 4.1 NW（N WELL）,第三部分：版图的准备,2. 设计规则

11、4) 规则定义 4.2 PO(Poly),第三部分：版图的准备,2. 设计规则4) 规则定义 4.3 M1(Metal1),第三部分：版图的准备,2. 设计规则4) 规则定义 4.4 VIA,第三部分：版图的准备,第三部分：版图的准备,3. DRC文件3.1 DRC:Design Rule Check，设计规则检查。 3.2 DRC程序了解有关你工艺的所有必需的东西。它将着手仔细检查你所有布置的一切。,5/1000=0.005,DRC文件,第三部分：版图的准备,3. DRC文件3.3 举例说明 nwell的 DRC文件,NW DRC,第三部分：版图的准备,4. LVS文件4.1 LVS: la

12、yout versus schematic，版图与电路图对照。4.2 LVS工具不仅能检查器件和布线，而且还能确认器件的值和类型是否正确。,第三部分：版图的准备,4. LVS文件 4.3 Environment setting：1) 将决定你用几层的金属，选择一些你所需要的验证检查。2) 选择用命令界面运行LVS，定义查看LVS报告文件及LVS报错个数。,关闭ERC检查,定义金属层数,用命令跑LVS的方式,LVS COMPARE CASE NAMESSOURCE CASE YESLAYOUT CASE YES,第三部分：版图的准备,4. LVS文件 4.4 layer mapping: 1)

13、右图描述了文件的层次定义、层次描述及gds代码； 2) Map文件 是工艺转换之间的一个桥梁。,第三部分：版图的准备,4. LVS文件4.5 Logic operation: 定义了文件层次的 逻辑运算。,第三部分：版图的准备,4. LVS文件 4.6 DefinedDevices: 右图定义器件端口及器件逻辑运算。,第三部分：版图的准备,4. LVS文件4.7 Check tolerance: 右图定义检查器件属性的误差率，一般调为1%。,4. LVS文件4.8 LVS电路与版图对比,第三部分：版图的准备,电路图,版图,4. LVS文件4.9 LVS网表对比,第三部分：版图的准备,电路网表,

14、版图网表,电路网表与版图网表完全一致的结果显示（ Calibre工具）,版图网表转换为版图,模拟版图和数字版图的首要目标首先考虑的三个问题 匹配3.1 匹配中心思想3.2 匹配问题3.3 如何匹配3.4 MOS管3.5 电阻3.6 电容3.7 匹配规则寄生效应4.1 寄生的产生4.2 寄生电容4.3 寄生电阻4.4 天线效应4.5 闩锁效应噪声布局规划ESD封装,IC模拟版图设计,第四部分：版图的艺术,模拟电路和数字电路的首要目标 模拟电路关注的是功能1) 电路性能、匹配、速度等2) 没有EDA软件能全自动实现，所以需要手工处理数字电路关注的是面积1) 什么都是最小化2) Astro、appo

15、llo等自动布局布线工具,第四部分：版图设计艺术,第四部分：版图设计艺术,2.首先考虑的三个问题,3. 匹配 3.1 中心思想： 1）使所有的东西尽量理想，使要匹配的器件被相同的 因 素以相同的方式影响。 2）把器件围绕一个公共点中心放置为共心布置。甚至把器件在一条直线上对称放置也可以看作是共心技术。 2.1）共心技术对减少在集成电路中存在的热或工艺的线性梯 度影响非常有效。,第四部分：版图设计艺术,3. 匹配 3.2 匹配问题3.2.1 差分对、电流镜3.2.2 误差3.2.3 工艺导致不匹配1）不统一的扩散2）不统一的注入3）CMP后的不完美平面3.2.4 片上变化导致不匹配1）温度梯度2

16、）电压变化,第四部分：版图设计艺术,3. 匹配 3.3 如何匹配1）需要匹配的器件尽量彼此挨近芯片不同 的地方工作环境不同，如温度 2）需要匹配的器件方向应相同 工艺刻蚀各向异性如对MOS器件的影响3）选择单位器件做匹配 如电阻电容，选一个中间值作为单位电阻（电容），串并得到其它电阻（电容）单位电阻电容彼此靠近方向相同放置，相对匹配精度较好4）叉指型结构匹配 5）虚拟器件 使器件的中间部位与边缘部位所处环境相同刻蚀时不会使器件自身不同部位不匹配,第四部分：版图设计艺术,6）保证对称性6.1 轴对称的布局 6.2 四角交叉布局 6.2.1 缓解热梯度效应和工艺梯度效应的影响6.2.2 连线时也要

17、注意对称性同一层金属同样多的瞳孔同样长的金属线6.3 器件之间、模块之间，尽量让所有东西布局对称7）信号线匹配 7.1 差分信号线，彼此靠近，相同长度7.2 寄生效应相同，延迟时间常数相同，信号上升下降时间相同8）器件尺寸的选择8.1 相同的宽度8.2 尺寸大些8.2.1 工艺刻蚀偏差所占的比例小些,第四部分：版图设计艺术,第四部分：版图设计艺术,DUMMY管使边界条件与内部相同DUMMY管短路减小寄生贡献,3. 匹配 3.4 MOS管,第四部分：版图设计艺术,3. 匹配 3.4 MOS管1） 轴对称匹配,第四部分：版图设计艺术,3. 匹配 3.4 MOS管 2）匹配金属连线,第四部分：版图设

18、计艺术,拆为相同数目的finger排列成：AABBAABB或者ABBAABBA,3. 匹配 3.4 MOS管 3）MOS管的匹配,第四部分：版图设计艺术,3. 匹配 3.4 MOS管 4）中心对称,第四部分：版图设计艺术,3. 匹配 3.4 MOS管 5）有相同节点时,第四部分：版图设计艺术,3. 匹配 3.4 MOS管 6）差分的匹配 6.1）一种需要高度匹配的电路技术就是所谓的差分 逻辑。 6.2）在coms逻辑中，每个信号只有一条导线来传送低或高电平，由此来决定逻辑状态。 6.3）在差分逻辑中每个信号有两条导线，确定在两条导线上两个信号之间的差就告诉了你逻辑状态。,特别注意匹配问题,第四

19、部分：版图设计艺术,两MOS管源端相同时中心对称实例,7）差分的匹配版图（一）,第四部分：版图设计艺术,8）差分的匹配版图（二）,第四部分：版图设计艺术,使用单位电阻,3. 匹配 3.5 电阻,第四部分：版图设计艺术,3. 匹配 3.5 电阻-叉指结构,第四部分：版图设计艺术,使用单位电容,3. 匹配 3.6 电容 3.6.1电容匹配,第四部分：版图设计艺术,3. 匹配 3.6 电容 3.6.2电容匹配 右图为一个电容中心版图的布局。一片容性组由比率为1：2：4：8：16的电容组成，右图的布局方法使全局误差被均化。,1：2：4：8：16的电容匹配版图,3. 匹配 3.7 匹配规则1）把匹配器件

20、相互靠近放置；2）使器件保持同一个方向；3）选择一个中间值作为你的根器件；4）采用指状交叉方式；5）用虚设器件包围起来；6）四方交叉你的成对器件；7）匹配你布线上的寄生参数；8）使每一样东西都很对称；9）使差分布线一致；10）使器件宽度一致；11）总是与你的电路设计者交流；12）注意邻近的器件；,第四部分：版图设计艺术,4. 寄生效应 4.1 寄生的产生1）两种材料之间会有寄生电容2）电流流过之处会有寄生电阻3）高频电路导线具有寄生电感4）器件自身也有寄生效应5）影响电路的速度，改变频响特性,第四部分：版图设计艺术,4.2 寄生电容1） 金属与衬底之间的平板电容最重要的寄生问题通过衬底耦合到其

21、它电路上2）金属线之间的平板电容3）金属线之间的边缘电容,第四部分：版图设计艺术,4.2 寄生电容 4） 特定的工艺中，随着金属层次越高，最小宽度越大。 M1离衬底最近，单位面积电容越大。M4走供电总线，M3用作二级供电，如下图所示M2的寄生电容最小。,第四部分：版图设计艺术,根据设计要求选择最小寄生电容层次,当层次离衬底越来越远时单位面积的电容越来越小，但最小宽度却在增大。,4.2 寄生电容4.2.1 减小寄生电容的方法 寄生电容金属线宽金属长度单位面积电容1）敏感信号线尽量短2）选择高层金属走线最高层金属，离衬底最远，单位面积电容最小3）敏感信号彼此远离4）不宜长距离一起走线5）电路模块上

22、尽量不要走线6）绕开敏感节点,第四部分：版图设计艺术,4.3 寄生电阻1）每根金属线都有寄生电阻（对于版图电流超过0.5mA就应该留意它的线宽、drop的影响）2）如下图：我们希望这根导线能承载1毫安的电流，金属最小宽度是2um，当电流流过这一长导线时，它上面的压降是多少？电路要求10mv的电压降？如何改进？ 2.1）IR Drop一般不要超过10mv，这意味着导线增加5倍。3）电源布线时尤其要注意,第四部分：版图设计艺术,金属层是每方块50毫欧=0.05欧,长/宽=方块数,4）可以根据19毫安的总电流来确定整条导线的尺寸。对 这条导线采用每微米0.5毫安，需要的导线宽度为38微米才可靠。（用

23、总电流安培数除以每微米安培数19/0.5）,第四部分：版图设计艺术,沿整条路径都布置很粗的供电方案,使导线沿路径逐渐变细可节省面积,4.3 寄生电阻 4.3.1 减小寄生电阻寄生电阻（金属长度/金属宽度）方块电阻1）加大金属线宽，减小金属长度 2）如果金属线太宽，可以采用几层金属并联走线M1M2M3三层金属并联布线，总的寄生电阻减小1/3,第四部分：版图设计艺术,4.4 减小CMOS器件寄生效应将晶体管裂开，用多个手指（finger）并联取代,第四部分：版图设计艺术,4.5 天线效应 1）天线效应：在工艺干法刻蚀时会在晶片表面淀积电荷，暴露的导体可以收集能够损坏薄栅介质的电荷，这种失效机制称为

24、等离子致损伤/天线效应。 2）解决天线效应的方法：金属跳层用PN结将其电荷引入衬底,第四部分：版图设计艺术,4.6 闩锁效应 1. Latch up 是指cmos晶片中, 在电源power VDD和地线GND之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流。 2. Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路。 3. 随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大。 4. Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up

25、 的防范是IC Layout 的最重要措施之一。,第四部分：版图设计艺术,5. Latch up 的原理分析(一),第四部分：版图设计艺术,CMOS INV与其寄生的BJT截面图,寄生BJT形成SCR的电路模型,B到c的增益可达数百倍,6. Latch up 的原理分析(二)Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。 以上四元件构成可控硅（SCR）电路，当无外界干扰未

26、引起触发时，两个BJT处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时Latch up不会产生。当其中一个BJT的集电极电流受外部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND间形成低抗通路，Latch up由此而产生。,第四部分：版图设计艺术,7. 版图中产生的latch up？输出电流很大的情况下；（P和N之间至少间距30-40u）直接接到PAD的MOS管的D端； （将MOS管的D端加大，孔到AA的间距至少2u）产生clk，开关频率快的地方如PLL；（频率越快，噪音越大，频率快对衬底不停放电，吃电流）ESD与core cel

27、l 的距离会产生latch up； （最好间距为40-50u）,第四部分：版图设计艺术,5. 噪声1）噪声在集成电路中可以成为一个很大的问题，特别是当你的电路是一个要接收某一很微弱信号的非常敏感的电路，而它又位于一个进行着各种计算、控制逻辑和频繁切换的电路旁的时候，就特别注意我们的版图和平面布局。2）混合信号芯片上噪声问题，由于模拟电路和数字电路是在非常不同的噪声电平上工作，所以混合信号电路的噪声问题最多。,第四部分：版图设计艺术,5.1 减小噪声的方法1）减小数字电路的电压幅度 电压幅度越小，开关状态转变时需要的能量越小2）把数字部分与模拟部分尽量远隔 3）保护环，把噪声锁在环内 电压噪声电

28、流噪声在衬底中传播时被接地通孔吸收通孔数量应比较多地线应足够粗，减小连线寄生电阻4）屏蔽层、屏蔽线 对关键信号和噪声严重的信号线屏蔽接地的屏蔽线把噪声吸收到地上M2走信号，下方M1接地，屏蔽下方噪声M2走线，上方M3接地，屏蔽上方噪声M2走线，两旁两条M2接地，屏蔽两旁噪声5）电源线退耦 电源线和地之间加大的退耦电容高频噪声容易通过退耦电容被地吸收,第四部分：版图设计艺术,5.2 差分信号与噪声1）差分电路是一种用来检测两个同一来源的特殊走线的信号之差的设 计技术。两条导线自始自终并排排列。每条线传递同样的信息，但信息的状态相反。2）由于两条导线靠得很近，所以很有可能噪音尖峰会以同样的幅度同时

29、发生在两条导线上，由于信号的相反，相减产生了非常清晰的结果。3）差分设计方法是有很强的抗噪音能力。当电路中的噪音问题十分严重时，很多人都会依赖差分系统来解决问题。,第四部分：版图设计艺术,第四部分：版图设计艺术,4）噪声隔离图（一）,第四部分：版图设计艺术,5）噪声隔离图（二）,第四部分：版图设计艺术,在信号线两边加地线使大部分电场线终止到地线上,6）信号线的噪声隔离图,7. 布局规划1）考虑pad的位置影响来决定模块的摆放及其输入输出方向 2）考虑模块间的连接关系确定整个布局 尽量短的连线尽量少的交叉尽量不要在模块上通过连线3）考虑信号的要求来决定模块布局 如信号的绝对对称性4）面积估算 模

30、块间留下足够的距离布线要考虑电源线走线、有对称要求的差分信号走线、有隔离要求的信号走线等，预留足够空间5）估计连线问题,第四部分：版图设计艺术,6）一些小提示不要受最小尺寸限制 ，适当放大间距、宽度之类不要用最小线宽布线，而更应关注寄生电阻是否较低多打通孔，既保证连接，又减小寄生电阻尽量让所有的管子保持在同一个方向 对于模拟电路，不要在模块上，或者任何元件上，走信号线 敏感信号和比较噪的信号线不要经过任何元件上方信号线不要经过电容上方,版图设计艺术布局,7） 掩膜设计的古老秘密找出五六个不是最小尺寸的设计规则；找到寄生参数最小的金属层；有充足的宽导线和通孔；不要相信你的电路设计者；采用器件一致

31、的方向；早点当心你的敏感信号和大噪声信号；如果版图看上去不错，它肯定工作；学习你的工艺；电源线宽度尽量宽些 ；不要让噪声进入衬底 ；交流沟通,第四部分：版图设计艺术,8. 静电泄放（ESD）(具体版图在项目中讲）1）ESD即静电放电效应，是芯片制造和使用过程 中最易造成芯片损坏的因素之一。它的产生主要有三个途径： 人体接触-带静电的人手触摸芯片; 机器接触-制造过程中，与机器接触; 自产生电荷-已封装芯片在组合或运输过程中产生电荷; 2）人体在某种环境中可以存有1.5KV2KV的静电压，这样高的电压可产生1.3A的峰值电流，如果施以未保护的芯片PAD上，将有可能击穿MOS通道，或将多晶硅gate烧融。,第四部分：版图设计艺术,9. 封装 1）封装问题应当在你甚至还没有开始你的芯片版图设计之前就要考虑的问题。芯片封装的选择决定了你的平面布局方案，涉及有关芯片尺寸、电路块布置和其他一些问题。 2）45度规则：,第四部分：版图设计艺术,Thank you!,L-Edit 版图设计,