《数字电子钟设计3671263878.docx》由会员分享，可在线阅读，更多相关《数字电子钟设计3671263878.docx（8页珍藏版）》请在三一文库上搜索。
1、数字电子钟设计 班级：电子信息科学与技术0901 姓名：孙 飞 学号：0907090117一、 设计指标（1） 数字钟以一昼夜24小时为一个计数周期。（2） 具有“时”、“分”、“秒”数字显示。（3） 具有校时功能。分别进行时、分、秒的校正、二、 设计框图LED数码显像管译码器译码器译码器译码器译码器译码器时十位计数器时个位计数器分十位计数器分个位计数器秒十位计数器秒个位计数器555设计的多谐振荡电路分频器三、设计原理电路由三个部分组成：（1）1Hz脉冲信号产生电路。由555定时器构成的多谐振荡电路和分频器组成。多谐振荡电路的设计图如下：其中，T=0.7(R1+2R2)*C1=0.504ms,
2、f=1/T=1984Hz分频器由4级分频组成，一级、二级三级为10分频，第四级为二分频。电路图如下所示：为两片4518组成，10分频由4管脚出，4518的每个计数单元充当10进制计数器，2分频由1管脚出，充当2进制计数器。通过4级的分频，使得由多谐振荡器产生的2kHz信号变为1Hz的单位秒脉冲。（2）计数单元。计数单元由三片4518和两片74LS00与非门组成。分和秒为60进制，其设计原理为：当十位为6时，向前一位产生进位信号，进位信号同时使十位置零，进位信号为2、3管脚通过一个与门。个位为十进制保持不变，进位信号为4管脚，接至十位的EN端。时位为24进制，其中个位进位信号依然由4管脚正常给出
3、，十位的2管脚和个位的3管脚接一个与门同时接个位和十位的置零端，当时位为24时，两个芯片同时置零。电路如图所示：（3）显示部分显示部分由6组74LS47和LED数码显像管组成。显像管为共阳极，74LS47的abcdefg分别对应LED的各端，74LS47ABCD端分别接4518的1234端。电路如图所示： 四、CD4518CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。CD4518引脚功能(管脚功能)如下：1CP、2CP：时钟输入端。1CR、2CR：清除端。1EN、2EN：计数允许控制端。1Q01Q3：计数器输出端。2Q02Q3：计数器输出端。Vdd：正电源。Vss：地
4、。CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为17和915.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚6脚；11脚14脚）。CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态.否则没办法工作。将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。需要
5、指出，CD4518未设置进位端，但可利用Q4做输出端。有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USS。五、计算机仿真：七、心得体会：在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。本次实验过程中，本人主要负责电路的调试检修工作。 通过用万用表对各条线路进行检测，发现了一些大家经常犯的错误或失误；例如在芯片管脚的接地问题，大家很容易就弄错了，检测的时候发现芯片虽然工作，但是不能看到正常的计数结果。另外，在接线的时候，一旦发生接触不良，或者是没接上，用仪器直接能检测出来。因此我们应养成使用万用表的习惯。