《[工学]触发器-时序逻辑电路实验报告.doc》由会员分享，可在线阅读，更多相关《[工学]触发器-时序逻辑电路实验报告.doc（6页珍藏版）》请在三一文库上搜索。
1、实验名称：触发器应用 姓名 学号：专业：姓名：学号：日期：2010.5.19地点：东三306 B-1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏 成绩：_实验名称：触发器应用实验 实验类型：设计类 同组学生姓名：_一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。3. 掌握集成J-K触发器和D触发器逻辑功能的测试方法。4. 学习用J-
2、K触发器和D触发器构成简单的时序电路的方法。5. 进一步掌握用双踪示波器测量多个波形的方法。二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D触发器）、74LS107（双JK触发器），GOS-6051型示波器，导线，SDZ-2实验箱。三、实验内容和原理1、DJ-K的转换实验设计过程：J-K 触发器和D触发器的次态方程如下： J-K 触发器：， D触发器：Qn+1=D 若将D 触发器转换为J-K触发器，则有：。仿真与实验电路图：仿真电路图如图1所示。操作时时钟接秒信号，便于观察。图1实验结果：JKQn-1Qn功能00
3、00保持110100置0101101翻转101001置111 2、D 触发器转换为T触发器实验 设计过程：D 触发器和T触发器的次态方程如下： D 触发器：Qn+1= D ， T触发器：Qn+1=!Qn 若将D 触发器转换为T触发器，则二者的次态方程须相等，因此有：D=!Qn。仿真与实验电路图：仿真电路图如图2 所示。操作时时钟接秒信号。图2实验结果：发光二极管按时钟频率闪动，状态来回翻转。 3、J-KD的转换实验。设计过程：J-K 触发器和D触发器的次态方程如下： J-K 触发器：， D触发器：Qn+1=D 图3若将J-K触发器转换为D触发器，则二者的次态方程须相等，因此有：J=D，K=!D
4、。仿真与实验电路图：如图3所示。实验结果：符合D触发器的功能，D=1，发光二极管亮，Q=1;D=0,发光二极管不亮，Q=0。 4、J-KT的转换实验。设计过程：J-K 触发器和T触发器的次态方程如下： J-K 触发器：， T触发器：Qn+1=!Qn 若将J-K 触发器转换为T触发器，则二者的次态方程须相等，因此有：J=K=1仿真与实验电路图：仿真与实验电路图如图4所示。图4实验结果：符合T触发器的功能，发光二极管按时钟频率闪动，状态来回翻转。5、用双D触发器设计一个单发脉冲发生器。（1）手动单次脉冲发生器的测试：手控脉冲接逻辑开关，系列脉冲为秒脉冲信号，两个D 触发器的输出分别接发光二极管。实
5、验原理：手动提供一个脉冲，此时第一个D触发器的输出为高电平，经过一个cp脉冲后，由于第二个D触发器的输入是第一个D触发器的输出，所以其输出也为高电平，Q非为低电平，第一个触发器立刻置零，经过一个cp脉冲的时间，第二个触发器的输出也为低电平，数码管熄灭，亮的时间为一个cp脉冲的时间间隔。实验电路：实验电路图如图5 所示。 图5图6实验结果：当手控脉冲输出一个脉冲信号时，单次脉冲发生器的输出端的输出一个秒脉冲信号。 （2）用示波器观察单次脉冲发生器工作状态：手控脉冲和系列脉冲都接1kHz 信号，用示波器观察CP、Q1、Q2 的波形。 实验电路：实验电路图如图6所示。用示波器观察得到的实验波形如图7
6、所示。 (a) CP端与Q1端波形图 (b) Q1端与Q2端波形图 整理上述两幅实拍波形图，绘制出CP、Q1、Q2 的波形如下图所示。 6、用D触发器设计一个4位移位寄存器电路并进行实验（移位寄存器要求能实现串行输入，并行输出与串行输出两种方式。设计过程：D触发器的输入为前一个触发器的输出，并且所有触发器使用同一个CP脉冲，串行输入的数据是从第一个D触发器输入。仿真与实验电路图：仿真与实验电路图如图7所示。图7实验结果：4位数据实现了移位的并行和串行输出。7、用J-K触发器设计一个双向时钟脉冲产生电路并进行实验设计过程：首先把J-K触发器设计成一个T触发器，输出的结果和结果的非再与cp脉冲求与
7、，就能实现双向时钟脉冲频率相同，相位不同。仿真与实验电路图：仿真与实验电路图如图8所示。实验结果：得到的双向时钟脉冲波形如图9。图8图98、用两片74LS74（4个D触发器）实现四路竞赛抢答器电路。输入为四个按钮S4S3S2S1、总清零端、10kHz时钟脉冲。输出为4路分别连接到LED指示灯。设计过程：4个D触发器总清零端接在一起，实现同时清零，并且不受cp脉冲的影响，没有抢答时，取4个D触发器输出的非，四个输出求与，得到的结果与cp脉冲求与，由于四个输出都为1，cp脉冲可以顺利加入四个触发器，当一个人抢答时，输出的非是0，四个输出求与为0，阻止了cp脉冲的再次加入，此时改变其他D触发器的状态，都不能改变触发器的输出。实验要求cp脉冲的频率要比较高。仿真与实验电路图：仿真与实验电路图如图10所示。图10实验结果：实现了抢答器的功能。四、实验收获1. 实验前应检查芯片的逻辑功能。接线时按照引脚功能逐步连接，线的颜色最好有所区分便于识别。2. 该实验中，应注意触发器不用的清零、置数管脚都要接上相应的电平，防止影响触发器的功能。3. 测试电路功能时，如果用电平指示器（发光二极管）观察，CP脉冲采用0.5s、1s脉冲信号或用逻辑开关，如果用示波器观察，CP脉冲采用1KHz。4. 由于实验箱上1Hz、1KHz信号驱动能力有限，可在1KHz信号后接非门以增强驱动能力。5