《[信息与通信]数字电路 第四章触发器jsp.ppt》由会员分享，可在线阅读，更多相关《[信息与通信]数字电路 第四章触发器jsp.ppt（70页珍藏版）》请在三一文库上搜索。
1、第4章 触发器,4.1 基本RS触发器 4.2 同步（钟控）RS触发器 4.3 JK触发器 4.4 边沿触发器,本章教学目标,1、掌握钟控触发器的特征方程和功能描述方法； 2、掌握基本触发器和钟控触发器的工作原理； 3、掌握JK触发器的特征方程和功能描述方法； 4、了解主从触发器和边沿触发器的工作原理；,本节课内容,掌握基本RS触发器 掌握基本D触发器 了解维持阻塞型D触发器,第4章 触发器,触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。,触发器的特点：,现态与次态的概念 我们把输入信号作用前的触发器状态称为现在状态(“现态”)，用Qn和Qn表示(或
2、用Q和Q表示)； 把在输入信号作用后触发器的状态称为下一状态(“次态”)，用Qn+1和Qn+1表示。,具有两个稳定的状态，用来表示电路的两个逻辑状态； 在输入信号作用下，可以被置成“0”态或“1”状态，；Q=1称为“1”状态,Q0，称为“0”状态 当输入信号撤消后，所置成的状态能够保持不变。,基本R-S触发器是直接复位置位触发器的简称，由于 它是构成各种功能触发器的基本部件，故称为基本R-S触 发器 R: Reset S: Set R称为置0端或者复位端 S称为置1端或置位端,4.1 基本RS触发器,一、电路结构和逻辑符号,4.1 基本RS触发器,由两个与非门的输入端、输出端交叉连接构成。(反
3、馈),信号输入端，低电平有效。,1,0,0,1,0 1,0,二、工作原理,4.1 基本RS触发器,SD=0与非门关门，输出为1,0,1,1,0,1 0,1,4.1 基本RS触发器,1,1,1,0,1 1,保持,1,0,4.1 基本RS触发器,0,0,1,1,0 0,不定,？,4.1 基本RS触发器,三、基本RS触发器的功能描述,4.1 基本RS触发器,有四种 1.状态转移真值表 2.特征方程 3.状态转移图（状态图） 4.波形图,1.状态转移真值表,4.1 基本RS触发器,将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表或真值表。
4、,基本RS触发器状态真值表,简化真值表,RS 触发器特征 1）全零非法，全1保持。 2）01置零，10置1。,非法,次态Qn+1的卡诺图,4.1 基本RS触发器,2.特征方程,描述触发器逻辑功能的函数表达式称为特征方程，又称状态方程或次态方程。,描述触发器的状态转换关系及转换条件的图形称为状态转移图，简称状态图。,0,1,4.1 基本RS触发器,3.状态转移图（状态图）,圆圈表状态,箭头表转移方向,标注表转移条件,Q,置1,置0,置1,置1,置1,保持,不允许,4.1 基本RS触发器,工作波形图又称为时序图，是描述触发器的输出状态随时间和输入信号变化的规律的图形。,4.波形图,基本R-S触发器
5、的优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作 为各种性能完善的触发器的基本组成部分。 但由于R、S之间的 约束关系，以及不能进行定时控制，使它的使用受到一定限制。,具有时钟脉冲控制的触发器称为“时钟控制触发器”或者“定时触发器”。 时钟脉冲控制触发器的工作特点： 由时钟脉冲确定状态转换的时刻(即何时转换？) ； 由输入信号确定触发器状态转换的方向(即如何转换？)。,常用的时钟控制触发器,四种最常用的时钟控制触发器,同步（钟控）RS触发器 D触发器 JK触发器 T触发器,4.2 同步（钟控）RS触发器,一、电路结构和逻辑符号,所谓同步触发器就是要求只
6、有在同步信号到达时，触发器的状态才能发生变化。而这个同步信号叫做时钟信号（时钟脉冲），用CP表示。,由四个与非门构成。其中，与非门G1、G2构成基本R-S触发器；与非门G3、G4组成控制电路，通常称为控制门,4.2 同步（钟控）RS触发器,二、工作原理,电平触发方式,CP1时，RD=R，SD= S 工作情况与基本RS触发器相同。,由分析可知：时钟控制R-S触发器的工作过程是由时钟信号C和输入信号R、S共同作用的；时钟C控制转换时间，输入R和S确定转换后的状态。,在时钟信号有效电平期间（C=1或C=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。,三、功能描述,1.特征方
7、程（CP1时）,2.状态真值表（CP1时）,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,4.2 同步（钟控）RS触发器,3.状态转移图（CP=1）,4.波形图（设初态为0）,注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足： 输入信号依然存在约束条件，即R、S不能同时为1； 可能出现“空翻“现象。,四、同步RS触发器存在的问题空翻现象,什么叫“空翻”？ 所谓“空翻”是指在同一个时钟脉冲作用期间触发器状 态发生两次或两次以上变化的现象。 引起空翻的原因是什么？ 原因是在时钟脉冲作用期间，输入信号直接控制着触发
8、器状态的变化。即当时钟C为1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转， “空翻”将造成状态的不确定和系统工作的混乱，这是不允许的。因此，时钟控制R-S触发器要求在时钟脉冲作用期间 输入信号保持不变。 由于时钟控制R-S触发器的上述缺点，使它的应用受到很大限制。,4.2 同步（钟控）RS触发器,四、同步RS触发器存在的问题空翻现象,4.2 同步（钟控）RS触发器,四、同步RS触发器存在的问题空翻现象,为避免计数混乱，要求每来一个CP脉冲，触发器只发生一次翻转。 CP脉冲的宽度（CP1）应限制在,2tpd tCP 3tpd,空翻,http:/ D触
9、发器,为了解决时钟控制R-S触发器在输入端R、S同时为1时状态 不确定的问题，可对时钟控制R-S触发器的控制电路稍加修改， 使之变成如下图(a)所示的形式，这样便形成了只有一个输入 端的D触发器。其逻辑符号如图 (b)所示,修改后，控制电路在时 钟脉冲作用期间(C=1时)， 将输入信号D转换成一对互 补信号送至基本R-S触发器 的两个输入端，使基本R-S 触发器的两个输入信号只可 能是01或者10两种组合，从 而消除了状态不确定现象， 解决了对输入的约束问题。,上述D触发器在时钟作用期间要求输入信号D不能发生变化，即依然存在“空翻”现象! 为了进一步解决“空翻“问题，实际中广泛使用的集成D触发
10、器通常采用维持阻塞结构，称为维持阻塞D触发器。,一、维持阻塞式D触发器,1.电路结构和逻辑符号,线：置“1”维持线； 线：置“0”阻塞线。 线：置“0”维持线； 线：置“1”阻塞线。,2.工作原理,0,1,1,D,1,D,D触发器的特征方程为：,即D触发器的输出状态仅在CP的上升沿发生变化，且由CP上升沿到达前瞬间输入信号D的值决定。,3. 维持、阻塞线的作用,1,0,1,1,1,0,1,1,1,0,置“1”,该触发器在上升沿过后的时钟脉冲期间，D的值可以随意改变，触发器的状态始终以时钟脉冲上升沿时所采样的值为准。由于利用了脉冲的边沿作用和维持阻塞作用，从而有效地防止了“空翻”现象。有效防止了
11、“空翻”，且抗干扰能力强。, 逻辑功能分析 Sd和Rd分别为预置（置1）和清零（置0）端，均为低有效。 CP前沿前(CP=0)，接受输入信号，存在G6输出。, CP前沿，触发翻转。, CP前沿后（CP1期间）触发器保持不变。 Q3Q4，故Q3、Q4必有一个为0。,G3G5反馈线使触发器维持在0状态和阻止触发器变为1状态， 称该反馈线为置0维持线，置1阻塞线。G4G3反馈线阻止触 发器置0，称该反馈线为置0阻塞线，G4G6反馈线为置 1维持线。故触发器称为维持阻塞触发器。,4. 功能描述,状态真值表,状态转移表,波形图,Q,1）触发器的触发翻转仅发生在CP的上升沿。 2）判断触发器次态的依据是C
12、P上升沿前一瞬间输入端D的状态。,设初态Q=0,维持阻塞D触发器的功能可归纳如下：,若输入D=1，在时钟脉冲的上升沿，把“1”送入触发器， 使 Q = 1, 。在触发器进入“1”状态后，由于置1维持 线和置0阻塞线（S）的低电平0的作用，即使输入端D由1变 为0，触发器的“1”状态维持不变； 若D=0，时钟脉冲的上升沿将使触发器的状态变为 Q = 0, 。由于置0维持线(R)和置1阻塞线(A)为低电平0，所 以，即使输入端D由0变为1，触发器的状态也维持0态不变。 可见，该电路保证了触发器的状态在时钟脉冲作用期间 只变化一次 。,维持阻塞D触发器的逻辑功能与前述D触发器的逻辑功能完全相同。 由
13、于维持阻塞D触发器的不存在对输入的约束问题，克服了空翻现象，抗干扰能力强。因此可用来实现寄存、计数、移位等功能。其主要缺点是逻辑功能比较简单。,JK触发器,基本RS触发器存在约束条件，使用不方便。 JK触发器 在时钟控制R-S触发器中增加两条反馈线，将触发器的 输出Q和 交叉反馈到两个控制门的输入端，并把原来的 输入端S改成J，R改成K，即可改进成J-K触发器。J-K触发器的逻辑图和逻辑符号如下图所示,该触发器利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制R-S触发器在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。,J-K触发器的工作原理如下：,(1) 无时钟脉冲
14、 (C=0)时，触发器保持原来状态不变。 (2) 时钟脉冲作用(C=1)时，与J、K相关。 J=0,K=0：触发器状态不变。 J=0,K=1：若原来处于0状态，触发器保持0 状态不变；若原来处于1状态，触发器状态 置成0。即JK =01时，触发器次态一定为0 状态 J=1,K=0：若原来处于0状态，触发器状态置成1； 若原来处于1状态，触发器保持1态 不变。即JK =10时，触发器次态一定为1状 态 J=1,K=1：若原来处于0状态，触发器置成1 状态；若原来处于1状态，触发器置成0状态。 即JK =11时，触发器的次态与现态相反。,J-K触发器功能表,JK=00时不变 JK=01时置0 JK
15、=10时置1 JK=11时翻转,功能描述,状态图,特征方程：,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK 触发器。,上升沿触发的JK触发器,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”问题，实际中广泛采用主从J-K触发器。,4.3 主从JK触发器,一、电路结构和逻辑符号,主触发器,从触发器,4.3 主从JK触发器,二、工作
16、原理,CP=1时，主触发器接收输入信号，从触发器被封锁，输出状态保持不变。,主触发器的状态方程：,（无约束条件）,4.3 主从JK触发器,CP=0时，主触发器被封锁，保持不变；从触发器接收主触发器的状态送往输出端。,主从JK触发器的状态方程：,（无约束条件）,4.3 主从JK触发器,三、功能描述,1.状态真值表,简化真值表,2.状态转移表,4.3 主从JK触发器,3.波形图,主从JK触发器工作过程分两步： CP=1时，主触发器接收输入信号，从触发器被封锁而保持不变； CP由“1”变“0”时，主触发器被封锁，从触发器接收主触发 器的状态，触发器的状态发生相应变化，CP0期间，触发器状态保持。,而
17、输出状态如何变化，是由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。,设初态Q=0,4.3 主从JK触发器,四、主从JK触发器存在的问题一次翻转现象,所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号只发生一次翻转后，主触发器状态就一直保持不变， 它不再随输入激励信号J、K的变化而变化的现象。,在主触发器状态未改变之前， ，所以在 CP1期间，从触发器状态不变，主触发器状态按JK逻辑功能发生变化，即 。,一旦主触发器的状态发生一次翻转后，即 ，此后，主触发器的状态方程变为： 。 而在 CP1期间从触发器状态不变，所以当主触发器在CP1期间发生了一次翻转之后，就一
18、直保持不变，也就不随输入J、K的变化而变化。,设初态Q=0,错误动作,在CP=1期间，如果J、K多次发生变化，则主触发器状态可能改变，但最多只能改变一次，这就是主从JK触发器的一次翻转问题，则应使CP=1的宽度尽可能窄。,4.3 主从JK触发器,一次翻转现象,主从JK 触发器的特点, 主从JK 触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP 下降沿到来时触发翻转的特点。 输入信号J、K 之间没有约束。 存在一次翻转问题。即主从JK 触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K 变化引起，也可以是干扰脉冲引起，因此其
19、抗干扰能力尚需进一步提高。,4.3 主从JK触发器,2.CP=1时，J、K输入信号发生了变化： 若CP下降沿前Q=0，且CP=1期间J、K信号若出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q变为1。 否则Q仍为0。 若CP下降沿前Q=1，且CP=1期间J、K信号若出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q变为0。 否则Q仍为1。,小结：主从JK触发器波形图的画法,1.CP=1时，J、K输入信号没有发生变化：输出状态Q由CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。,设初态Q=0,Q,4.3 主从JK触发器,设初态Q=0,练习：主从JK触发器，试画出Q
20、的波形图。,五、T触发器和T触发器,1.T触发器,特征方程：,将JK触发器的J和K相连作为T输入端就构成了T触发器。,状态真值表,状态转移表,2.T触发器,当T触发器的输入端为T=1时，称为T触发器。,特征方程为：,边沿触发方式的触发器有两种类型：一种是维持阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。,4.4 边沿触发器,同时具备以下条件的触发器称为边沿触发器：, 触发器仅在CP某一约定跳变沿到来时，才接收输入信号；, 在CP=0或CP=1期间，
21、输入信号的变化不会引起触发器输出状态变化。,优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。,4.4 边沿触发器,二、由CMOS传输门构成的边沿D触发器,RD、SD为异步置“0”、置“1”端，高电平有效。正常工作时，SD=RD=0。,主触发器,从触发器,输出门,1.电路结构,4.4 边沿触发器,2.工作原理,D,SD=RD=0,D,状态方程为：,D,（上升沿触发）,4.4 边沿触发器,三、利用传输延迟时间构成的边沿触发器,1.负边沿JK触发器电路结构和逻辑符号,特征方程,4.4 边沿触发器,2.功能描述（CP下降沿触发）,状态真值表,波形图,设初态Q=0,第4章 小结,1触发器有两个基本性
22、质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性方程、状态真值表、状态转移图和波形图等。 3触发方式： (1) 基本RS触发器，为电平触发方式。 (2) 同步RS触发器，为电平触发方式。 (3) 主从JK触发器，为脉冲触发方式。 (4) 边沿触发器，为边沿触发方式。,1.正确理解常用触发器的工作原理； 2.熟练掌握触发器的逻辑功能及动作特点； 3.重点掌握各种触发器的波形图的画法。,触发器的逻辑功能及其描述方法,触发器按逻辑功能的分类 一、RS触发器（
23、同步、主从、维持阻塞） 特性表； 特性方程： Qn+ 1=S+RQn (SR=0) 状态转换图 二、JK触发器 Qn+1=JQn+KQn 三、T触发器 Qn+1=TQn+TQn 四、D触发器 Qn+1=D,一、RS触发器 凡逻辑功能符合如下特性表者称RS触发器。,特性表,特性方程,S=0 R=,S=0 R=1,S=1 R=0,S= R=0,状态转换图,0 0,不定,二、JK触发器 凡逻辑功能符合如下特性表者称JK触发器。,特性表,特性方程,J=0 K=,J= K=1,J=1 K=,J= K=0,状态转换图,三、D触发器 凡逻辑功能符合如下特性表者称D触发器。,特性表,特性方程,D=0,D=1,
24、状态转换图,Qn+1 =D,D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1,D=0,D=1,T=1,T=1,T=0,T=0,Qn+1 =T Qn,特性方程,特性表,四、T触发器 凡逻辑功能符合如下特性表者称T触发器。,T Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0,状态转换图,触发方式是研究触发器翻转时刻与时钟脉冲间的关系，在各类触发器中，存在三种触发方式：电平触发方式、主从触发方式、边沿触发方式。 1电平触发方式 电平触发方式分为二种：高电平触发方式（在时钟脉冲C=1期间翻转）；低电平触发方式（在时钟脉冲C=0期间翻转）。 电平触发方式结构简单、触发速
25、度快。在时钟信号有效电平期间（C=1或C=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。在时钟信号无效电平期间，触发器状态保持不变。因此，在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。如果要求每来一个C脉冲触发器仅翻转一次的话，则对时钟脉冲的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。 前面介绍的可控RS触发器就属于高电平触发方式。,主从型JK触发器、由主从型JK触发器转换的各种功能的触发器都属于这种触发方式。这种触发方式的工作特点是：克服了在C有效电平期间多次翻转现象，具有一次翻转特性。就是说，在C有效电平期间，主触发器接受了输入信号发生一次翻转后，
26、主触发器状态就一直保持不变，也不再随输入信号J。K的变化而变化。一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。 前面已经较为详细地介绍了主从型JK触发器的原理。为说明其一次翻转特点，我们看这样的一个例子。 图9.1.14是主从型JK触发器可能的一种工作情况。,图中J。K在CP=1期间状态有变化（扰动），Q1、Q的波形分别是其主触发器、从触发器的输出端波形。从中可看出，在C下跳时，从触发器的状态跟随此时刻主触发器的状态。如果在C=1期间，主触发器发生一次翻转后，输入端JK又发生了变化，由于从触发器并未发生变化，故主触发器不会再发生变化，这就是一次翻转特性。因此，在时钟
27、脉冲下降沿到达时，从触发器接受这一时刻主触发器的状态，若忽视了它主从触发方式，就有可能得出触发器状态翻转与其状态表不一致。为此，要求在C=1期间，输入信号JK不发生变化，这使得主从型JK触发器的使用受到限制。若将上述波形中J、K波形在C=1期间的变化看成是干扰，则主从型JK触发器不能抑制这一干扰，出现误翻转。,3边沿触发方式 为了免除C=1期间输入信号不许扰动的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时刻发生翻转，而在C=1或C=0期间，输入端的任何变化都不影响输出。比如前面介绍过的维持阻塞型的D触发器。除此以外，当然也有边沿触发的JK触发器。 如果翻转发生在上升沿就叫“前边沿触发或正边沿触发”。如果翻转发生在下降沿就叫“后边沿触发”或“负边沿触发”。 为区分主从和边沿触发两种方式，在状态表中常采用图9.1.15两种表示法。主从触发方式在功能表中一般用“ ”表示；边沿触发方式用“ （正边沿）”“ （负边沿）”。表示。在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。由于边沿触发抗干扰能力强，且不存在空翻，所以应用较广泛。 边沿触发方式是按照（上或下）边沿触发事件，由于触发的条件是边沿（上或下），所以即使在触发事件后，保存原来的电平都没有关系，不会一直在触发的，一般都用这种方式。,