《[信息与通信]第2章器件物理基础.ppt》由会员分享，可在线阅读，更多相关《[信息与通信]第2章器件物理基础.ppt（47页珍藏版）》请在三一文库上搜索。
1、模拟CMOS集成电路设计 第二章 器件物理基础,华侨大学电子与信息工程学院 电子工程系 杨骁 凌朝东 ,N型、P型半导体,N型(Negative)：型掺杂是在硅中添加磷 ,磷和砷的外层都有五个电子，因此它们在进入硅晶格时不会处在正确的位置上。第五个电子没有可供结合的键，因此可以自由地到处运动，只需很少的一点杂质就可以产生足够多的自由电子，从而让电流通过硅。N型硅是一种良好的导体。电子具有负(Negative)电荷，因此称作N型硅。,N型、P型半导体,P型(Positive)：对于P型掺杂，则使用硼或镓作为掺杂剂。硼和镓都只有三个外层电子。在混入硅晶格后，它们在晶格中形成了“空穴”，在此处硅电子
2、没有形成键。由于缺少一个电子，因此会产生正（Positive）电荷，故此称作P型硅。孔可以导电，空穴很容易吸引来自相邻原子的电子，从而使空穴在各原子之间移动。P型硅是一种良好的导体。,PN结的形成,利用掺杂工艺，把P型半导体和N型半导体在原子级上紧密结合，P区与N区的交界面就形成了PN结。,PN结形成的物理过程:,阻止多子扩散,利于少子漂移,N 型,E内,PN结的单向导电性（即正向导通，反向截止）,一、正偏特性,E外,I,PN结呈小电阻特性，理想情况下相当于开关闭合。,二、反偏特性,E外,IS,PN结呈大电阻特性，理想情况下相当于开关断开。,结论： PN结具有单方向导电特性。,即正向导通，反向
3、截止。,PN结伏安特性方程式,其中：,正偏时：,反偏时：,MOS器件结构,MOS Device Structure （MOS）,Polysilicon,P substrate,用掺杂扩散或离子注入的方法形成两个重掺杂n+区, 叫源区和漏区 Leff被称为有效沟道长度,导电的重掺杂多晶硅区,栅极与硅衬底之间 有一薄层介质材料,源漏方向的栅的尺寸称为栅长L，与之垂直方向 的栅的尺寸称为栅宽W，宽长比(W/L)和氧化层厚度tox这两个参数对 MOS管的性能非常重要。 而MOS技术发展中的主要推动力就是在保证 电性能参数不下降的前提下， 一代一代地缩小沟道长度L和氧化层厚 度tox。,Source,D
4、rain,Oxide,为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流， 源区、 漏区以及沟道和衬底间必须形成反偏的PN结隔离， 因此， NMOS管的衬底B必须接到系统的最低电位点(例如“地”)， 而PMOS管的衬底B必须要接到系统的最高电位点(例如正电源UDD)。 衬底的连接如图 (a)、 (b)所示。,MOS器件结构,MOS器件结构,1、MOS器件是四端器件，电压控制器件 2、MOS器件的源和漏在几何上是等效的，可互换。 3、衬底端的电平必须是PN结反偏，用过重掺杂的欧姆接触连接 4、 N阱CMOS工艺，NMOS共享一个衬底端，PMOS有各自 的衬底端。接法？,PM
5、OS,N阱CMOS工艺,MOS器件结构,MOS器件的源和漏在几何上是等效的，可互换。但是为了电路分析的时候方便，电气特性上，我们把MOS管源漏又是区分的。,在电气特性上，定义MOS源端为提供载流子的终端，而漏端为收集载流子的终端。,若为PMOS，S,D NMOS？,MOS Symbols,GND,VDD,四端口,模拟电路 常用符号,数字电路 常用符号,电流方向的确定，载流子从 Source流出，流入Drain,MOS沟道形成,MOS沟道形成,MOS沟道形成,MOS沟道形成,MOS Channel Formation,当栅上没有或负偏置电压时， 半导体表面主要是?空穴,栅上加小正电压时，排斥走空
6、穴，形成耗尽层，并且随着电压增加，耗尽层厚度增加。,类似两个串联的电容：栅氧化层电容和耗尽区电容,栅极电压增加到一定值时，在表面形成一个电子导电层，半导体表面特征从P型转换为N型，称为反型层，弱反型,栅极电压增加当反型层中的载流子浓度达到衬底的多数载流子浓度时，强反型，继续增加，沟道电荷浓度继续增加，导致漏源电流增加,MOS管的V-I特性假设,MOS管的V-I特性,沟道电流随Vds的关系(NMOS),假设VGSVTH时开始反型，那么由栅氧化层电容引起 的反型电荷密度正比于VGSVTH。当VGSVTH时， 栅电荷必定会被沟道电荷所镜像，从而产生一个均匀的 沟道电荷密度（单位长度电荷），其值等于,
7、与W相乘表示单位宽度的总电容,MOS管的V-I特性,假设漏极电压大于0。由于沟道电势从源极的0V变化到漏 极的VD，所以栅与沟道之间的局部电压差从VG变化到 VGVD。因此，沿沟道x点处的电荷密度可表示为:,电流与电荷密度的关系,一个载有电流I的半导体棒，如果沿电流方向的电荷密度是Qd（C/m），电荷移动速度是v（m/s），那么,电流方程的推导,MOS管的V-I特性（一阶）,MOS管的V-I特性（一阶）,MOS管I/V特性(小结）,1、截至区VGSVT,MOS管I/V特性(小结）,2、线性区,MOS管I/V特性(小结）,3、饱和区,平方律关系,可以看成一个恒流源,MOS管I/V特性(小结),二
8、阶效应(Second-Order Effects),体效应(Body Effects),当VB变的更负时 ，电场变的更强，更多的空穴被排斥，留下更多空 间电荷。,沟道长度调制（Channel Length Modulation）,随着VDS端的电压增加，沟道长度是减小的,沟道长度调制（Channel Length Modulation）,亚阈值导电性（Subthreshold Conduction）,在前面的分析中，我们一直假设：当VGS下降到低于VTH时器件会 突然关断。实际上，VGSVTH时，一个“弱”的反型层仍然存在， 并有少量源漏电流。甚至当VGSVTH，ID也并非是无限小， 而是与V
9、GS呈现指数关系。这种效应称为“亚阈值导电”。,跨导gm,定义漏电流的变化量除以栅源电压的变化量为“跨导” ,它表示MOS管电压转换为电流的能力,？,跨导gm,线性区,？,MOS小信号模型,跨导gm,MOS小信号模型,输出电阻rds或ro,MOS器件电容特性,晶体管的本征电容，由MOS管的结构 引入的电容 (1) 栅与沟道之间的氧化层电容C1； （2）衬底与沟道之间的耗尽层电容C2；,MOS器件电容,寄生电容： （1）晶体管源端和漏端的有源区都与P型衬底形成了结，引入了PN结势垒电容 （2）多晶硅栅与源/漏区的交叠而产生的电容C3和C4。 这些电容中每一个电容的值可以由晶体管的偏置情况 决定,
10、MOS器件电容,MOS器件电容,利用平行板电容计算公式：,MOS器件电容,器件关断时 （1）没有沟道形成，栅与衬底之间的电容为栅-衬底电容由氧化层电容和耗尽区电容Cd串联得到 ：CGB=(WLCOX)Cd/(WLCOX+Cd) （2）栅与源端和漏端只存在交叠电容：Cgs=Cgd=Cov*WLd,MOS器件电容,在深三极管区 1)S和D有近似相等电压,那么栅-沟道电容，WLCox，被栅源和栅漏平分 ,CGD=CGS=WLCox/2+WCov。 2)因为导电的沟道在栅和衬底之间起了“屏蔽”的作用,栅-衬底电容常被忽略 . 3)栅氧化层下的耗尽层电容也平分到源漏两端：,MOS器件电容,在饱和区 MOSFET的栅-漏电容大约为CGD=WCov。CGS=2WLCox/3+WCov。 因为导电的沟道在栅和衬底之间起了“屏蔽”的作用,栅-衬底电容常被忽略,栅源和栅漏电容随VGS的变化曲线,PMOS管,完整模型,