电路与制作工艺.doc

《电路与制作工艺.doc》由会员分享，可在线阅读，更多相关《电路与制作工艺.doc（55页珍藏版）》请在三一文库上搜索。

1、毕业设计报告（论文） 报告（论文）题目：PCB 电路设计与制作工艺 作者所在系部： 电子工程系 作者所在专业： 应用电子技术 作者所在班级： 10211 作 者 姓 名 ： 张晨曦 作 者 学 号 ： 20103021121 指导教师姓名： 许振忠 完 成 时 间 ： 2013 年 6 月 10 日 北华航天工业学院教务处制 北华航天工业学院电子工程系 毕业设计（论文）任务书 姓姓 名：名： 张晨曦 专专 业：业： 应用电子技术 班班 级：级： 10211 学号：学号： 20103021121 指导教师：指导教师： 许振忠 职职 称：称： 讲师 完成时间：完成时间： 2013 年 6 月 10

2、 日 毕业设计（论文）题目：毕业设计（论文）题目：PCB 电路设计与制作工艺 设计目标：设计目标：1.能够完成常见电路设计 2.能够掌握 PCB 设计知识在实践当中的具体应用 3.了解 PCB 制作的工艺流程 技术要求技术要求：1.熟练掌握 Allegro 软件的基本知识及操作方法 2.掌握 PCBlayout 的基本原则 3.掌握 PCB 制作工艺的基本流程 所需仪器设备：所需仪器设备：计算机一台、Allegro 软件 成果验收形式：成果验收形式：毕业论文 参考文献：参考文献： Cadence 系统级封装设计-Allegro Sip/APD 设计指南 电子系统设计 Cadence 印刷电路板

3、设计Allegro PCB Editor 设计指南 1 5 周-6 周立题论证 3 9 周-13 周实际操作 时间时间 安排安排 2 7 周-8 周方案设计 4 14 周-16 周成果验收 指导教师指导教师： 教研室主任教研室主任： 系主任系主任： 北华航天工业学院毕业论文 I 摘 要 本论文以 PCB 基本知识为基础，以 allegro 软件平台作为载体，讨论研究了 PCB 实 际设计过程中常见电路的设计，并以 DDR3 为实例，讨论了 PCB 设计知识在实践当中的应 用。 PCB（Printed Circuit Board） ，中文名称为印制线路板，简称印制板，是电子工业 的重要部件之一。

4、印制电路板的创造者是奥地利人保罗爱斯勒（Paul Eisler） ，1936 年，他首先在收音机里采用了印刷电路板。1943 年，美国人多将该技术运用于军用收音 机，1948 年，美国正式认可此发明可用于商业用途。自 20 世纪 50 年代中期起，印刷线 路板才开始被广泛运用。 综述国内外对未来印制板生产制造技术发展动向的论述基本是一致的，即向高密度， 高精度，细孔径，细导线，细间距，高可靠，多层化，高速传输，轻量，薄型方向发展， 在生产上同时向提高生产率，降低成本，减少污染，适应多品种、小批量生产方向发展。 印制电路的技术发展水平，一般以印制板上的线宽，孔径，板厚/孔径比值为代表. 关键词

5、Allegro，PCB 设计，PCB 制作工艺， 北华航天工业学院毕业论文 2 目 录 第一章：PCB 概述： 6 1.1.PCB 简介及历史： 6 1.2.PCB 设计 8 1.3.PCB 的分类 8 1.4.PCB 产业链 8 1.4.1 玻纤布： 9 1.4.2 铜箔： 9 1.4.3 覆铜板： 9 1.5.国际 PCB 行业发展状况.10 1.6.国内 PCB 行业发展状况.10 1.7.行业总评.10 第二章：ALLEGRO SPB 及相关 PCB 设计平台简介 .11 2.1.ALLEGRO简介.11 2.2.其他 PCB 设计软件简介：.12 第三章：PCB 封装及基本概念 .1

6、2 3.1.PCB 常见封装 .12 3.1.1.(DIP)直插 13 3.1.2.(BGA)球栅阵列封装 13 3.1.3.(SOP)小外形封装 14 3.1.4.(QFP)四侧引脚扁平封装 14 3.1.5.(QFN) 方形扁平无引脚封装 .15 3.1.6.(SOT)小外形晶体管封装 15 3.1.7.(SIP)系统级封装 16 3.2.设计基本概念.16 3.2.1(Differengtial Signal)差分信号 16 3.2.2(microstrip）微带线 .17 3.2.3 (stripline/double stripline）带状线 17 3.2.43W 规则 .17 3

7、.2.520H 规则 17 3.2.6(impedance)阻抗 .18 3.2.7(Si)信号完整性 18 3.2.8 （EMI）电磁干扰 18 3.2.9(Analog Data）模拟数据 18 3.2.10 (Digital Data)数字数据 19 3.2.11(DRC)设计规则检测 19 3.2.12(DFA)装配设计 20 3.2.13(TP)测试点 .20 3.2.14Gerber 文件 20 第四章：层叠设计与阻抗控制 21 北华航天工业学院毕业论文 3 4.1.PCB 层的构成 .21 4.2.合理的 PCB 层数选择.21 4.3.层叠设计的基本原则.21 第五章：PCB

8、布线基本原则 .22 5.1.布线概述.22 5.2.布线中电器特性要求.22 5.2.1.阻抗控制和阻抗连续性 .22 5.2.2.串扰或者 EMC 等其他干扰的控制要求： .22 5.3.拓扑结构和时序要求.23 5.4.电源以及功率信号的布线要求.23 5.5.布线中散热考虑.23 5.6.布线其他总结.24 第六章：常见 PCB 电路设计 24 6.1.无源晶体.24 6.2.有源晶振.24 6.3.时钟驱动：.25 6.4.网口电路.26 6.5 光口电路 .26 6.6.DC/DC 电路（LDO） 27 6.7.音频接口电路.27 6.8.VGA 接口电路 .27 6.9.JTAG

9、 电路 28 6.10.USB 接口电路 28 第七章：DDR3 的 PCB 设计实例 29 7.1.DDR3 概述 29 7.1.1FLY-BY 设计 .29 7.2.2.DDR3 电源设计 29 7.2.3.突发长度（Burst Length，BL）： .29 7.2.4 DDR3 新增的重置（Reset）功能： .30 7.2.5.DDR3 新增 ZQ 校准功能： .30 7.2.DDR3 走线注意事项 30 7.2.1.走线分组 .30 7.2.2.等长规则 .31 7.3.电源.32 7. 4其他总结.32 第八章：PCB 制作工艺 .33 8.1 PCB 的分类 .33 8.2 P

10、CB 制作的准备 .36 8.2.1. 基板 36 8.2.2. 铜箔 37 8.2.3. PP 37 北华航天工业学院毕业论文 4 8.2.4. 干膜 37 8.2.5. 防焊漆 38 8.2.6. 底片 38 8.3PCB 流程制作 38 8.3.1.PCB 的层别 .38 8.3.2.内层板生产步骤 .39 第九章：多层板成型段 42 9.1.内层线路板压合.42 9.1.1.棕化（黑化） .42 9.1.2.铆合 (预迭) 43 9.1.3.迭板 .43 9.1.4.压合 .43 9.1.5.后处理 .44 9.2 内层线路板钻孔 44 9.3.内层线路板镀铜.45 9.3.1.化学沉

11、铜(PTH) 45 9.3.2.电镀 .46 9.4外层线路板成型46 9.4.1.前处理 .46 9.4.2.压膜 .46 9.4.3.曝光(Exposure) .47 9.4.4.显影 (Developing) 47 第十章 多层板后续流程 48 10.1.防焊48 10.2.印文字48 10.3.加工49 10.4.成型50 致 谢 51 参考文献 53 北华航天工业学院毕业论文 5 PCB 电路设计与制作工艺 第一章 PCB 概述 1.1PCB 简介及历史 PCB 就是印刷电路板（Printed circuit board，PCB 板）,简单的说就是置有集成电 路和其他电子组件的薄板。

12、它几乎会出现在每一种电子设备当中。 印制电路板的发明者是奥地利人保罗爱斯勒（PaulEisler） ，他于 1936 年在一个 收音机装置内采用了印刷电路板。1943 年，美国人将该技术大量使用于军用收音机内。 1948 年，美国正式认可这个发明用于商业用途。自 20 世纪 50 年代中期起，印刷电路版 技术才开始被广泛采用。 在印制电路板出现之前，电子元器件之间的互连都是依靠电线直接连接实现的。而 现在，电路面板只是作为有效的实验工具而存在；印刷电路板在电子工业中已经占据了 绝对统治的地位。据 Time magazine 最近报道，中国和印度属于全球污染最严重的国家。 为保护环境，中国政府已

13、经在严格制定和执行有关污染整治条理，并波及到 PCB 产业。 许多城镇正不再允许扩张及建造 PCB 新厂，例如：深圳。而东莞已经专门指定四个城镇 作为“污染产业”生产基地，禁止在划定的区域之外再建造新厂。 如果在某样设备中有电子零件，它们都是镶在大小各异的 PCB 上的。除了固定各种 小零件外，PCB 的主要功能是提供上头各项零件的相互电气连接。 随着电子设备越来越复杂，需要的零件自然越来越多，PCB 上头的线路与零件也越 来越密集了。裸板（上头没有零件）也常被称为“印刷线路板 Printed Wiring Board（PWB）“。板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可

14、 以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份 被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线 （conductor pattern）或称布线，并用来提供 PCB 上零件的电路连接。 通常 PCB 的颜色都是绿色或是棕色，这是阻焊漆（solder mask）的颜色。是绝缘的 防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上还会印刷上 一层丝网印刷面（silk screen） 。通常在这上面会印上文字与符号（大多是白色的） ，以 标示出各零件在板子上的位置。 为了将零件固定在 PCB 上面，我们将它们的接脚直接焊在布线上，在

15、最基本的 PCB（单面板）上，零件都集中在其中一面，导线则都集中在另一面这么一来我们就需 要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的， 北华航天工业学院毕业论文 6 因为如此，PCB 的正反面分别被称为零件面（Component Side）与焊接面（Solder Side） 。 如果 PCB 上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安 装时会用到插座（Socket） 由于插座是直接焊在板子上的，零件可以任意的拆装。 如果要将两块 PCB 相互连结，一般我们都会用到俗称金手指的边接头（edge connector） 金手指上包含了许多裸露的

16、铜垫，这些铜垫事实上也是 PCB 布线的一部 份通常连接时，我们将其中一片 PCB 上的金手指插进另一片 PCB 上合适的插槽上（一 般叫做扩充槽 Slot） 在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借 着金手指来与主机板连接的。 印刷电路板将零件与零件之间复杂的电路铜线，经过细致整齐的规划后，蚀刻在一 块板子上，提供电子零组件在安装与互连时的主要支撑体，是所有电子产品不可或缺的 基础零件。 印刷电路板以不导电材料所制成的平板，在此平板上通常都有设计预钻孔以安装芯 片和其它电子组件。组件的孔有助于让预先定义在板面上印制之金属路径以电子方式连 接起来，将电子组件的接脚穿过 PCB

17、后，再以导电性的金属焊条黏附在 PCB 上而形成电 路。 依其应用领域 PCB 可分为单面板、双面板、四层板以上多层板及软板。一般而言， 电子产品功能越复杂、回路距离越长、接点脚数越多，PCB 所需层数亦越多，如高阶消 费性电子、信息及通讯产品等；而软板主要应用于需要弯绕的产品中：如笔记型计算机、 照相机、汽车仪表等。 1.2PCB 设计 印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印 刷电路板的设计主要指版图设计，需要考虑外部连接的布局、内部电子元件的优化布局、 金属连线和通孔的优化布局、电磁保护、热耗散等各种因素。优秀的版图设计可以节约 生产成本，达到良好的电路性能和

18、散热性能。简单的版图设计可以用手工实现，复杂的 版图设计需要借助计算机辅助设计（CAD）实现。 1.3PCB 的分类 1.根据电路层数分类： 分为单面板、双面板和多层板。常见的多层板一般为 4 层板或 6 层板，复杂的多层 板可达十几层。 2.根据软硬进行分类：分为普通电路板和柔性电路板。 北华航天工业学院毕业论文 7 3.根据 PCB 的原材料：覆铜箔层压板是制作印制电路板的基板材料。它用作支撑各 种元器件，并能实现它们之间的电气连接或电绝缘。 1.4PCB 产业链 按产业链上下游来分类，可以分为原材料-覆铜板-印刷电路板-电子产品应用。 1.4.1 玻纤布： 玻纤布是覆铜板的原材料之一，由

19、玻纤纱纺织而成，约占覆铜板成本的 40%(厚板) 和 25%(薄板)。玻纤纱由硅砂等原料在窑中煅烧成液态，通过极细小的合金喷嘴拉成极 细玻纤，再将几百根玻纤缠绞成玻纤纱。窑的建设投资巨大，一般需上亿资金，且一旦 点火必须 24 小时不间断生产，进入退出成本巨大。玻纤布制造则和织布企业类似，可以 通过控制转速来控制产能及品质，且规格比较单一和稳定，自二战以来几乎没有规格上 的太大变化。和 CCL 不同，玻纤布的价格受供需关系影响最大，最近几年的价格在 0.50-1.00 美元/米之间波动。目前台湾和中国内地的产能占到全球的 70%左右。 1.4.2 铜箔： 铜箔是占覆铜板成本比重最大的原材料，约

20、占覆铜板成本的 30%(厚板)和 50%(薄板)， 因此铜箔的涨价是覆铜板涨价的主要驱动力。铜箔的价格密切反映于铜的价格变化，但 议价能力较弱，近期随着铜价的节节高涨，铜箔厂商处境艰难，不少企业被迫倒闭或被 兼并，即使覆铜板厂商接受铜箔价格上涨各铜箔厂商仍然处于普遍亏损状态。由于价格 缺口的出现，2006 年一季度极有可能出现又一波涨价行情，从而可能带动 CCL 价格上涨。 1.4.3 覆铜板： 覆铜板是以环氧树脂等为融合剂将玻纤布和铜箔压合在一起的产物，是 PCB 的直接 原材料，在经过蚀刻、电镀、多层板压合之后制成印刷电路板。覆铜板行业资金需求量 不高，大约为 3000-4000 万元左右

21、，且可随时停产或转产。在上下游产业链结构中，CCL 的议价能力最强，不但能在玻纤布、铜箔等原材料采购中拥有较强的话语权，而且只要 下游需求尚可，就可将成本上涨的压力转嫁下游 PCB 厂商。今年三季度，覆铜板开始提 价，提价幅度在 5-8%左右，主要驱动力是反映铜箔涨价，且下游需求旺盛可以消化 CCL 厂商转嫁的涨价压力。全球第二大的覆铜板厂商南亚亦于 12 月 15 日提高了产品价格， 北华航天工业学院毕业论文 8 显示出至少 2006 年一季度 PCB 需求形式良好。 1.5 国际 PCB 行业发展状况 目前，全球 PCB 产业产值占电子元件产业总产值的四分之一以上，是各个电子元件 细分产业

22、中比重最大的产业，产业规模达 400 亿美元。同时，由于其在电子基础产业中 的独特地位，已经成为当代电子元件业中最活跃的产业，2003 和 2004 年，全球 PCB 产 值分别是 344 亿美元和 401 亿美元，同比增长率分别为 5.27%和 16.47%。 1.6 国内 PCB 行业发展状况 我国的 PCB 研制工作始于 1956 年，1963-1978 年，逐步扩大形成 PCB 产业。改革开 放后 20 多年，由于引进国外先进技术和设备，单面板、双面板和多层板均获得快速发展， 国内 PCB 产业由小到大逐步发展起来。2002 年，中国 PCB 产值超过台湾，成为第三大 PCB 产出国。

23、2003 年，PCB 产值和进出口额均超过 60 亿美元，成为世界第二大 PCB 产出 国。我国 PCB 产业近年来保持着 20%左右的高速增长，并预计在 2010 年左右超过日本， 成为全球 PCB 产值最大和技术发展最活跃的国家。 从产量构成来看，中国 PCB 产业的主要产品已经由单面板、双面板转向多层板，而 且正在从 46 层向 68 层以上提升。随着多层板、HDI 板、柔性板的快速增长，我国 的 PCB 产业结构正在逐步得到优化和改善。 然而，虽然我国 PCB 产业取得长足进步，但目前与先进国家相比还有较大差距，未 来仍有很大的改进和提升空间。首先，我国进入 PCB 行业较晚，没有专门

24、的 PCB 研发机 构，在一些新型技术研发能力上与国外厂商有较大差距。其次，从产品结构上来看，仍 然以中、低层板生产为主，虽然 FPC、HDI 等增长很快，但由于基数小，所占比例仍然不 高。再次，我国 PCB 生产设备大部分依赖进口，部分核心原材料也只能依靠进口，产业 链的不完整也阻碍了国内 PCB 系列企业的发展脚步。 1.7 行业总评 作为用途最广泛的电子元件产品，PCB 拥有强大的生命力。无论从供需关系上看还 是从历史周期上判断，2006 年初是行业进入景气爬坡的阶段，下游需求的持续强劲已经 逐层次拉动了 PCB 产业链上各厂商的出货情况，形成至少在 2006 年一季度“淡季不淡” 的局

25、面。将行业评级由“回避”上调到“良好” 。 北华航天工业学院毕业论文 9 第二章 Allegro SPB 及相关 PCB 设计平台简介 2.1Allegro 简介 Allegro 是 Cadence 推出的先进 PCB 设计布线工具。 Allegro 提供了良好且交互 的工作接口和强大完善的功能，和它前端产品 Cadence、OrCAD、Capture 的结合，为当 前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案。 Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线 时不违反 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查

26、时间，提高了工 作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。 软件中的 Constraint Manger 提供了简洁明了的接口方便使用者设定和查看 Constraint 宣告。它与 Capture 的结合让 E.E. 电子工程师在绘制线路图时就能设定 好规则数据，并能一起带到 Allegro 工作环境中，自动在摆零件及布线时依照规则处理 及检查，而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。 Allegro 除了上述的功能外，其强大的自动推挤 push 和贴线 hug 走线以及完善的 自动修线功能更是给用户提供极大的方便；强大的贴图功能，可以提供多

27、用户同时处理 一块复杂板子，从而大大地提高了工作效率。或是利用选购的切图功能将电路版切分成 各个区块，让每个区块各有专职的人同时进行设计 ，达到同份图多人同时设计并能缩短 时程的目的。 用户在布线时做过更名、联机互换以及修改逻辑后，可以非常方便地回编到 Capture 线路图中，线路图修改后也可以非常方便地更新到 Allegro 中；用户还可以在 Capture 与 Allegro 之间对对象的互相点选及修改。 对于业界所重视的铜箔的绘制和修改功能， Allegro 提供了简单方便的内层分割功 能，以及能够对正负片内层的检阅。对于铺铜也可分动态铜或是静态铜，以作为铺大地 或是走大电流之不同应用

28、。动态铜的参数可以分成对所有铜、单一铜或单一对象的不同 程度设定，以达到铜箔对各接点可设不同接续效果或间距值等要求，来配合因设计特性 而有的特殊设定。 在输出的部分，底片输出功能包含 274D 、 274X 、 Barco DPF 、 MDA 以及直接 输出 ODB+ 等多样化格式数据当然还支持生产所需的 Pick SPKR_R+/-;AC_BITCLK,AC_SDATAOUT,AC_SYNC,AC_SDATAIN 音频接口的阻抗控制在 75 欧，电路由音频连接器，去耦电容，磁珠，上拉电阻， 北华航天工业学院毕业论文 25 匹配电阻等组成。布线时线宽尽量加粗，推荐使用 15MIL 的走线，布线

29、尽量远离其他线 号，尽可能进行包地处理。 6.8.VGA 接口电路 电路由 VGA 连接器，去耦电容，磁珠，上拉电阻，匹配电阻，供电电源等组成， R,G,B 的信号要尽量的粗， （一般为 15MIL）信号相互间距及其他信号的间距应尽量大， 尽可能的对 R，G，B 信号进行包地处理，HSYNC/VSHYNC 是场同步信号，信号按类差分处 理进行布局，远离其他信号，阻抗控制在 75 欧，如图 6-7 所示。 图 6-7 VGA 接口电路 6.9.JTAG 电路 电路由测试连接器和上拉电阻组成，有 5 根信号线，各信号线的作用如下： TCK：当 TAP（TEST ACCESS PORT）运行时，用于

30、测试时钟状态信息； TDI（TEST DATA INPUT）：当 TAP 运行时，用于输入测试数据； TDO（TEST OUTPUT）：当 TAP 运行时，用于输出测试结果； TMS（TEST MODE SELECT）测试方式选择； TEST#（TEST RESET）：同步复位信号，如图 6-8 所示。 图 6-8 JTAG 电路 北华航天工业学院毕业论文 26 6.10.USB 接口电路 USB 一般有六个管脚，两个固定管脚，四个信号管脚， （1 脚电源，2 脚 USB_N，3 脚 USB_P，4 脚 GND） ，USB 固定管脚一般不要直接与数字地相接，可以通过跨接电容接上 数字地，布线时

31、，USB_N 和 USB_P 要按差分处理，阻抗控 90 欧，考虑 EMC 电磁干扰，会 在 4 个信号管脚加上磁珠进行隔离，如图 6-9 所示。 图 6-9 USB 接口电路 北华航天工业学院毕业论文 27 第七章：DDR3 的 PCB 设计实例 DDR SDRAM 全称为 Double data rate SDRAM，中文名为“双倍数据流 SDRAM” 。DDR 经过几代的发展，现在市面上主流是 DDR3，而新的 DDR4 也已经呼之欲出，甚至已经有 部分 DDR4 的产品了。 7.1.DDR3 概述 7.1.1FLY-BY 设计 采用 fly-by 拓扑结构是 DDR3 的最大更新之一，

32、主要目的是提升信号质量，来支持 更高频率的设计。在 layout 设计上，fly-by 结构的布线更加简单，也会更加节约布线 的层数和空间。同时 DDR3 将地址、控制和时钟线的端接电阻移到了内存条上，所以主板 上将不需要任何端接电阻，简化了主板的设计，节约了空间。 7.2.2.DDR3 电源设计 DDR3 有三类电源，分别是 VDD、VTT、和 VREF。DDR3 的 VDD 电压降低至 1.5V，比采 用 1.8V 的 DDR2 省电 20%左右。同样速率下，DDR3 比 DDR2 更加省电，同样的功耗水平下， DDR3 能跑到更高的速率。 在 DDR3 系统中，对于内存系统工作非常重要的

33、参考电压 VREF 将分为两个信号，即 为命令地址与地址信号服务的 VREFCA 和为数据服务的 VREFDQ，这将有效的提高系统数 据总线的信噪等级。对于 PCB 设计时，VREF 的布局上更加方便把各自的滤波电容处理到 位，布线上也能区分开来，更加容易控制相互之间的干扰。 7.2.3.突发长度（Burst Length，BL）： 由于 DDR3 的预取为 8bit，所以突发传输周期（Burst Length，BL）也固定为 8， 而对于 DDR2 和早期的 DDR 架构系统，BL=4 也是常用的，DDR3 为此增加了一个 4bit Burst Chop（突发突变）模式，即由一个 BL=4

34、的读取操作加上一个 BL=4 的写入操作来 合成一个 BL=8 的数据突发传输，届时可通过 A12 地址线来控制这一突发模式。而且需要 指出的是，任何突发中断操作都将在 DDR3 内存中予以禁止，且不予支持，取而代之的是 更灵活的突发传输控制（如 4bit 顺序突发） 。 北华航天工业学院毕业论文 28 7.2.4 DDR3 新增的重置（Reset）功能： 重置是 DDR3 新增的一项重要功能，并为此专门准备了一个引脚。DRAM 业界很 早以前就要求增加这一功能，如今终于在 DDR3 上实现了。这一引脚将使 DDR3 的初 始化处理变得简单。当 Reset 命令有效时，DDR3 内存将停止所有

35、操作，并切换至最 少量活动状态，以节约电力。 在 Reset 期间，DDR3 内存将关闭内在的大部分功能， 所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环 路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使 DDR3 达到最节省电力的目的。 7.2.5.DDR3 新增 ZQ 校准功能： ZQ 也是一个新增的脚，在这个引脚上接有一个 240 欧姆的低公差参考电阻。这 个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与 ODT 的终结电阻值。当系统 发出这一指令后

36、，将用相应的时钟周期（在加电与初始化之后用 512 个时钟周期， 在退出自刷新操作后用 256 个时钟周期、在其他情况下用 64 个时钟周期）对导通 电阻和 ODT 电阻进行重新校准。 7.2.DDR3 走线注意事项 7.2.1.走线分组 时钟组：差分时钟信号，每一对信号都是同频同相的。ckp0 和 ckn0 为一对。 数据组：对主板 64 位 DDR2 内存来说数据每 8 位（也就是一个 byte）为一组可以分 为八组，数据 dq0:7、数据掩码 dqm0、数据选通差分信号 dqsp0 和 dqsn0 为一组， 以此类推。同个数据组的信号应该在同一个信号层上走线，换层也应该一起换，为 了方便

37、在同一个信号层走线可以将数据位互换。比如 dq2 信号在走线的时候发现如 果按照原理图来走线会跟 dq4 交错，这样就不得不换层走线，我们通过互换数据位 就可以使信号走同层，对内存来说每一位存进什么内容读出也是什么内容，互换不 会受影响，但是互换的条件必须是在同一组内 8 个 bit 之间。 地址/命令组：MA0:14、BA0、BA1、BA2、RAS、CAS、WE 控制组：时钟使能 CKE、片选 CS、终端电阻选通 ODT 为一组，对内存条来说 DIMM0 用到了 CKE0、CKE1、CS0、CS1、ODT0、ODT1。做板载内存设计的时候，可以只用 北华航天工业学院毕业论文 29 CKE0、

38、CS0、ODT0，控制 4 片 16 位的内存芯片。 一般来说，DDR3 中控制组和地址组一起走 FLY-by，这个大组可以换层，而每个数 据组不能必须同组同层。 7.2.2.等长规则 由于 DDR 工作频率高，对信号等长有更严格的要求，实际的 PCB 设计中对所有信号 都进行等长控制是不太现实的，也没有这个必要，根据 DDR 的实际工作方式，仅需 要实现如下的等长约束，如表 7-1 所示。 表 7-1 DDR 等长规则 电平标准 时钟频率信号名称备注 SSTL_CLASSI150MCLK_FPGA1_DDR_P CLK_FPGA1_DDR_N DDRII 时钟。每对时钟差 分信号等长要求：正

39、负信 号之间允许偏差 10mil SSTL_CLASSI150MFPGA1_DDR_DQ31:0 FPGA1_DDR_DQS3:0 FPGA1_DDR_DM3:0 数据组内等长要求公差 +/-25mil。 各数据组以 时钟线为准，公差+/- 500mil。 SSTL_CLASSI150MFPGA1_DDR_A12:0 FPGA1_DDR_RAS* FPGA1_DDR_CAS* FPGA1_DDR_WE* FPGA1_DDR_BANK3:0 地址命令线等长要求： 对于每片 FPGA 与 DDR 地址命令组与时钟信号等 长公差+/-150mil。 其中差分时钟之间(CLK_P 与 CLK_N)等长

40、不大于 5mil。地址、控制组中每个信号都 以时钟(本规则中为 CLK_N)为基准，等长差范围设置为150mil。 数据组内以 DQ0为基准，等长控制在 25mil 以内。各数据组之间，以时钟线为基准，等长差 范围设置为 0-500mil。 7.3.电源 DDR 由于电平摆幅小，对参考电压稳定度要求很高，特别是 Vref 和 VTT。 VREF 电 压作为信号接收端的参考，由于叠加在 VREF 电压的串扰或噪声能直接导致内存总 北华航天工业学院毕业论文 30 线发生潜在的时序错误、抖动和漂移。因此要求 Vref 具有良好的性能，纹波尽量 小(50mV)。目前中兴库中有专用的 DDR 终端匹配电

41、源芯片(LP2996)，既能提供良好 的参考电压，也能满足 DDR 的上电顺序要求，该芯片的 SENSE 引脚还能根据负载处 的实际压降进行补偿。 布线方面 VREF 最好和 VTT 在不同平面，以免 VTT 产生的 噪声干扰 VREF。而且无论是在 DDR 控制器端还是 DDR 器端，VREF 脚附近都应放置 去耦电容，消除高频噪声。VREF 的走线宽度应该越宽越好，最好铺铜，如果走线的 话宽度应大于 20mil。 Vtt 为终端匹配电阻的电源，由于具有较大的瞬时电流， 设计时应考虑电源额定电流，对于一片 DDR 负载，往往在 2A 到 3A，布线时需铺平 面，如果走线则线宽大于应 250m

42、il。Vtt 的去耦电容尽量靠近匹配电阻，一般按照 两个电阻对应一个电容，如果空间够考虑增加电容。 7. 4其他总结 1有效的利用 DDR 内置的 ODT，这样既节约 PCB 空间，又能够获得更好的匹配效果。 2使用 FPGA 做控制器时，在允许的情况尽量使用小的 I/O 口驱动电流，一方面减 小信号过冲，另一方面可延长 DDR 的使用寿命。 3如果 DDR 使用较高时钟频率，可以考虑只使用终端电阻匹配，因为源端串联电阻 会减慢信号翻转速度。 4当使用多片 DDR 并联工作时，布线应注意走线的 STUN(比如过孔的位置等)。 5等长要求根据实际时钟频率有关，时钟频率较高的时候需要进行仿真。 6

43、对于多片 FPGA 并联使用的情况，共用的时钟、地址、控制等信号尽量靠近芯片 后再分支。 7在使用排阻进行匹配的时候，数据组信号的排阻内不能有其他信号组的信号。 北华航天工业学院毕业论文 31 第八章：PCB 制作工艺 8.1 PCB 的分类 1. 以材质分 ： (1) 有机材质 酚醛树脂玻璃纤维/环氧树脂 PolyamideBT/Epoxy 等皆属之 (2) 无机材质 铝 Copper Inver-copperceramic 等皆属之主要取其散热功能 2. 以成品软硬区分 (1) 硬板 Rigid PCB (2) 软板 Flexible PCB (3) 软硬板 Rigid-Flex PCB

44、Prepreg：半固化片，又称预浸材料，是用树脂浸渍并固化到中间程度(B 阶)的薄片 材料。半固化片可用作多层印制板的内层导电图形的黏结材料和层间绝缘。在层压时， 半固化片的环氧树脂融化、流动、凝固，将各层电路毅合在一起，并形成可靠的绝缘层。 3. core:芯板，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制 板的基础材料。 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的。而半固化片构成 所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其 厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作 为外层铜箔

45、。外层铜箔和内层铜箔的原始厚度规格，一般有 0.5OZ、1OZ、 2OZ(1OZ 约为 35um 或 1.4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近 1 OZ 左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀 刻的原因，一般会减少几个 um。 多层板的最外层是阻焊层，就是我们常说的“绿油” ，当然它也可以是黄色或者其它 颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍 厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制 板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地

46、选择各种材料的参数，另一方 面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的 iMX255coreboard 6 层板叠层结构，如图 8-1 所示。 北华航天工业学院毕业论文 32 图 8-1 6 层板结构参数 PCB 的参数： 不同的印制板厂，PCB 的参数会有细微的差异，需要与电路板厂的工程师沟通，得 到该厂的一些参数数据，主要是介电常数和阻焊层厚度两个参数各个板厂会有差别。 表层铜箔： 可以使用的表层铜箔材料厚度有三种：12um、18um 和 35um。加工完成后的最终厚度 大约是 44um、50um 和 67um，大致相当于铜厚 1 OZ、1.5 OZ、2 OZ。注意：在

47、用阻抗计 算软件进行阻抗控制时，外层的铜厚没有 0.5 OZ 的值。 芯板：我们常用的板材是 S1141A，标准的 FR-4，两面包铜，可选用的规格可与厂家 联系确定。 半固化片： 规格（原始厚度）有 7628（0.185mm/7.4mil） ，2116（0.105mm /4.2mil） ， 1080（0.075mm/3mil） ，3313（0.095mm/4mil ） ，实际压制完成后的厚度通常会比原始值 小 10-15um 左右（即 0.5-1mil） ，因此叠层设计的最小介质层厚不得小于 3mil。同一个 浸润层最多可以使用 3 个半固化片，而且 3 个半固化片的厚度不能都相同，最少可以

48、只 用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以 把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。半 固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数，如表 8-1 所示。 北华航天工业学院毕业论文 33 表 8-1 个型号厚度及介电常数参数 型号厚度介电常数 10802.8mil4.3 33133.8mil4.3 21164.5mil4.5 76286.8mil4.7 板材的介电常数与其所用的树脂材料有关，FR4 板材其介电常数为 4.24.7,并且随 着频率的增加会减小。 阻焊层： 铜箔上面的阻焊层厚度 C28

49、-10um，表面无铜箔区域的阻焊层厚度 C1 根据表面铜 厚的不同而不同，当表面铜厚为 45um 时 C113-15um，当表面铜厚为 70um 时 C117- 18um，在用 SI9000 进行计算时，阻焊层的厚度取 0.5OZ 即可。 导线横截面： 由于铜箔腐蚀的关系，导线的横截面不是一个矩形，实际上是一个梯形。以 TOP 层 为例，当铜箔厚度为 1OZ 时，梯形的上底边比下底边短 1MIL。比如线宽 5MIL，那么其上 底边约 4MIL，下底边 5MIL。上下底边的差异和铜厚有关，表 8-2 是不同情况下梯形上下 底的关系。 表 8-2 内外层参数 线宽铜厚 （OZ） 上线宽 （mil） 下线宽 （mil） 内层 0.5W-0.5W 内层 1W-1W 北华航天工业学院毕业论文 34 内层 2W-1.5W-1 外层 0.5W-1W 外层 1W-0.8W-0.5 外层 2W-1.5W-1 8.2 PCB 制作的准备 8.2.1. 基板 PCB 基板概念： PCB 板的原始物