《计算机维修技术第3版》第05章内存系统结构与故障维修2013.ppt

《《计算机维修技术第3版》第05章内存系统结构与故障维修2013.ppt》由会员分享，可在线阅读，更多相关《《计算机维修技术第3版》第05章内存系统结构与故障维修2013.ppt（88页珍藏版）》请在三一文库上搜索。

1、计算机维修技术 第3版 教学课件 易建勋 编著 清华大学出版社 2013年8月,本课件随教材免费赠送给读者，读者可自由播放、复制、分发本课件，也可对课件内容进行修改。 课件中部分图片来自因特网公开的技术资料，这些图片的版权属于原作者。 感谢在因特网上提供技术资料的企业和个人。 本课件不得用于任何商业用途。 课件版权属于作者和清华大学出版社，其他任何单位和个人都不得对本课件进行销售或修改后销售。 作者：易建勋 2013年8月,作者声明,第5章 内存系统结构与故障维修,5.1 存储器类型与组成 5.1.1 存储器的基本类型 5.1.2 内存条的组成形式 5.1.3 存储单元工作原理 5.1.4 内

2、存芯片阵列结构 5.1.5 内存的读写与刷新 5.2 内存条的基本结构 5.2.1 内存条的容量 5.2.2 Unb-DIMM内存条基本结构 5.2.3 SO-DIMM内存条基本结构 5.2.4 Reg-DIMM内存条基本结构,5.3 内存主要技术性能 5.3.1 内存条接口形式与信号 5.3.2 内存主要技术参数 5.3.3 DDR3内存设计技术 5.3.4 双通道内存技术 5.4 内存故障分析与处理 5.4.1 内存数据出错校验 5.4.2 内存条信号测试点 5.4.3 内存常见故障分析 5.4.4 内存故障维修案例,5.1 存储器类型与组成,5.1.1 存储器的基本类型,1存储器的分类

3、DRAM：DRR3/DDR4 内存 SRAM：CPU内部Cache 存储器 半导体：闪存（SSD/U盘） 外存 磁介质：HDD 光介质：CD-RAM/DVD/BD,主讲：易建勋,第6页 共70页,5.1.1 存储器的基本类型,2存储器的材料 内存 内存材料：半导体芯片； 内存类型：DRAM，SRAM； 内存特性： 可以进行随机读写操作； 断电后会丢失其中的数据。 外存 性能要求：容量大，价格便宜，断电后数据不丢失。 内存类型： 半导体：电子硬盘，U盘，存储卡等； 磁介质：硬盘； 光介质：CD-ROM，DVD-ROM，BD-ROM等。,【补充】存储器的层次结构,5.1.1 存储器的基本类型,【补

4、充】常用存储器性能比较,注：1A=最慢/最低/最差；5A=最快/最高/最好,5.1.1 存储器的基本类型,3JEDEC内存技术标准 内存技术标准由JEDEC（联合电子设备工程委员会）制定。 JEDEC内存技术标准 （1）电气参数： 内存芯片的时钟长度、发送、载入、终止等信号的电气参数；内存芯片的类型、工作频率、传输带宽等。 （2）机械参数： 线路最大和最小长度；线路宽度和线路之间的间距；印制电路板的层数等。 （3）电磁兼容： 对内存抑制电磁干扰提出了要求。,5.1.1 存储器的基本类型,4内存技术的市场发展 内存以DRAM芯片应用最为广泛。,5.1.1 存储器的基本类型,内存的发展过程,5.1

5、.1 存储器的基本类型,内存的发展过程,5.1.2 内存条的组成形式,1内存条的组成形式 内存条组成： DRAM（动态随机存储器）芯片； SPD（内存序列检测）芯片； PCB（印制电路板）； 贴片电阻、贴片电容、金手指、散热片等。 内存条的区别 不同技术标准的内存条，它们在外观上并没有太大区别，但是它们的工作电压不同，引脚数量不同，定位卡口位置不同，互相不能兼容。,5.1.2 内存条的组成形式,内存条组成形式,定位卡口,金手指,PCB,内存芯片,电阻电容,SPD,5.1.2 内存条的组成形式,【补充】安装在主板上的内存条,5.1.2 内存条的组成形式,【补充】内存条金手指 金手指镀金厚度为：0

6、.4m1.3m； 据测试，0.4m的镀金厚度可插拔200次； 1.3m的镀层可插拔2000次左右。,金手指,5.1.2 内存条的组成形式,【补充】内存条安装方式,拉开固定卡,对准卡口,插入内存条,5.1.2 内存条的组成形式,2SPD芯片的基本功能 SPD芯片结构 采用8引脚EEPROM芯片，TSOP封装，容量256字节，工作频率100kHz，型号多为：24LC01B、24C02A、24WC02J等。 SPD记录内容 内存条类型，工作频率，芯片容量，工作电压，操作时序（如CL、tRCD、tRP、tRAS等），等其他参数。 SPD主要功能 协助内存控制器调整内存参数，使内存达到最佳性能。 开机时

7、，BIOS读取SPD中的内存参数，内存控制器根据SPD参数自动配置相应的内存时序。 用户也可以手工调整部分内存控制参数。,5.1.2 内存条的组成形式,【补充】内存时钟频率获取,5.1.2 内存条的组成形式,【补充】内存工作频率和电压的变化,5.1.3 存储单元工作原理,1内存条基本结构 内存条上一般有4/8/16个内存芯片； 每个内存芯片内部有2/4/8/16个逻辑存储阵列组（Bank）； 每个逻辑存储阵列组有几千万个存储单元（Cell）； 这些存储单元的组合体称为“存储阵列”。,5.1.3 存储单元工作原理,内存条基本结构,5.1.3 存储单元工作原理,2DRAM存储单元（Cell）工作原

8、理 （1）DRAM存储单元电路结构。 1个存储单元由1个晶体管和1个电容组成。 优点：电路结构简单，集成度高，容量大； 缺点：速度慢。,5.1.3 存储单元工作原理,（2）存储单元的充电与放电。 晶体管M控制数据输入线D到存储电容C之间的电流通断； 当晶体管接通（ON）时，数据线到存储电容之间是连通的； 当晶体管断开（OFF）时，数据线到存储电容之间不能连通。 可见晶体管M控制着电容C的充电和放电。,晶体管接通状态(ON),晶体管断开状态(OFF),5.1.3 存储单元工作原理,（3）电容的功能 电容C的功能是保存数据。 电容中有电荷时，存储器为逻辑“1”； 电容中没有电荷时，存储器为逻辑“0

9、”。 （4）数据读写 当WL=1时，晶体管M处于接通（ON）状态，允许在数据线D进行读或写操作。 读是一种放电操作； 写是一种充电操作。 （5）数据保持 当WL=0时，晶体管M处于断开（OFF）状态，数据线D不允许写入或读出，存储单元保持原来状态。,5.1.3 存储单元工作原理,（6）存储单元的刷新 存储单元中，电容C失去电荷的速度非常快。 动态刷新是周期性的对存储单元进行读出、放大、回写操作。 断电时，刷新电路不能工作，存储单元中的数据全部丢失。 DDR内存的规定刷新周期为64ms。,5.1.3 存储单元工作原理,【补充】DRAM类似一个水桶中的浮动开关。 水在高位时为“1”； 水在低位时为

10、“0”； 但是水桶总是漏水 。,5.1.3 存储单元工作原理,【补充】DRAM半导体电路图,5.1.3 存储单元工作原理,【补充】DRAM芯片存储阵列 DRAM内存芯片制程工艺达到了22nm线宽（2012年）。,5.1.3 存储单元工作原理,3SRAM存储单元（Cell）工作原理 SRAM工作原理 当开关C接通时，相当于逻辑“1”状态； 当开关C关闭时，相当于逻辑“0”状态。 SRAM不需要刷新电路。 SRAM存储单元组成 一个SRAM存储单元由6个晶体管组成; 存储一个字节需要8个存储单元； 也就是说保存一个字节的数据需要48个晶体管。,5.1.3 存储单元工作原理,SRAM存储单元结构,5

11、.1.3 存储单元工作原理,SRAM芯片半导体电路（放大）,5.1.3 存储单元工作原理,【补充】 SRAM不需要周期性刷新； 因此SRAM功率消耗比DRAM低； CPU内部的Cache采用SRAM作为存储单元； DRAM与SRAM的性能差别在缩小。 SRAM是对晶体管锁存器进行读写； DRAM是对存储器电容进行读写。 SDRAM属于DRAM，它不是SRAM。,5.1.4 内存芯片阵列结构,1逻辑存储阵列组（Bank） 内存芯片结构：采用“存储阵列” （Bank）结构。 存储阵列寻址： 先指定存储块（Bank）； 再指定行号和列号，就可以准确找到存储单元。,5.1.4 内存芯片阵列结构,Ban

12、k的大小 由于技术和成本等原因，不能做一个全内存容量的Bank； 单一的Bank将会造成严重的寻址冲突。 DDR1内存芯片中的Bank为2或4个； DDR2内存芯片中的Bank为4或8个； DDR3中Bank为8或16个。,5.1.4 内存芯片阵列结构,2物理存储阵列组（Rank） 内存总线位宽 CPU内部寄存器和前端总线为64位； 如果内存系统一次传输64位数据，CPU就不需要等待； 内存控制器（北桥或CPU内）位宽为64位。 计算机最大内存 北桥芯片内部带有内存控制器，因此内存的一些重要参数也由芯片组决定。如主板的最大内容容量，单条内存容量等。 32位系统的最大物理寻址能力支持到4GB内存

13、。 64位CPU可以使用大内存，但是需要主板和操作系统的支持。 部分64位CPU集成了内存控制器，因此支持最大内存容量也就由CPU、主板和操作系统来决定。,5.1.4 内存芯片阵列结构,物理阵列（Rank） 64位位宽的一组内存芯片存储单元称为1个Rank。 内存芯片的位宽较小，需要用多个芯片构成一个内存条。,1个Rank,1个Bank,5.4.2 内存条信号测试点,内存,【补充】内存总线布线,5.1.5 内存的读写与刷新,1内存数据的读取过程 首先进行列地址选定（CAS）； 准备数据I/O通道，将数据输出到内存总线上。 从CAS与读命令发出，到第一次数据输出的时间定义为CL（列地址选通潜伏期

14、）。 存储单元的电容很小，读取的信号要经过放大才能识别。 一个Bank对应一个读出放大器（S-AMP）通道。 WE#有效时为写入命令；WE#无效时就是读取命令。 读操作形式有：顺序读，随机读，突发读，读-写，读-预充电，读-状态中止等。,5.1.5 内存的读写与刷新,读操作 DRAM的读操作是一个放电过程； 状态为“1”的电容在读操作后，会因为放电而变为逻辑“0”； 为了保证数据的可靠性，需要对存储单元原有数据进行重写； 重写任务由读出放大器（S-AMP）完成。 读操作时，读出放大器会保持数据的逻辑状态，再次读取同一数据时，它直接发送，不用再进行新的寻址。,5.1.5 内存的读写与刷新,2内存

15、数据的写入过程 DRAM写操作是一个充电过程。 写操作与读过程基本相同； 只是在列寻址时，WE#为有效状态； 行寻址与列寻址的时序与读操作一样。 写操作的形式有：写-写、随机写、突发写、写到读、写到预充电、写固定长度或全页等。,5.1.5 内存的读写与刷新,3内存系统的刷新过程 存储单元中，电容的电荷会慢慢泄漏； DDR2内存的充电时间为60ns左右； DDR3内存的充电时间为36ns左右。 充电过程中，存储单元不能被访问。 定时对存储单元进行充电称为“动态刷新”； 在技术上实现存储单元的动态刷新并不困难。 目前公认的标准刷新时间间隔是64ms。,5.2 内存条的基本结构,5.2.1 内存条的

16、容量,1内存芯片技术规格 内存芯片容量采用“MW”的形式表示，M表示1个数据I/O接口的最大存储容量，单位bit；W表示内存芯片输入/输出位宽。 【例5-3】：64Mbit8，表示内存芯片在1个I/O接口的存储容量为64Mbit，内存芯片有8个这样的数据I/O接口，1个内存芯片总存储容量为64Mbit8=512Mbit。 如果采用8个这样的内存芯片，则可以构成一个512MB的内存条（1个Rank）； 如果采用16个这样的内存芯片，则可以构成一个1GB的内存条（2个Rank）。,5.2.1 内存条的容量,3内存芯片与内存条Rank的关系 内存芯片数据I/O位宽有：4/8/16/32bit等类型。

17、 组成一个Rank（64bit）就需要多个内存芯片并联工作。 【例5-4】：内存条的不同组成形式。 采用16bit的I/O位宽芯片时，需要4颗（16bit4颗=64bit）芯片； 8bit的I/O位宽芯片，需要8颗（8bit8颗=64bit）； 4bit的I/O位宽芯片，需要16颗（4bit16颗=64bit）。,5.2.1 内存条的容量,4内存条的类型,注：ECC=错误校验,5.2.1 内存条的容量,Unb-DIMM（无缓冲双列直插式内存模组） 台式计算机使用最多，简称DIMM； 分为有ECC和无ECC两种，市场上绝大部分是无ECC型。 SO-DIMM（小外型内存模组） 笔记本计算机使用的D

18、IMM； 市场上绝大部分是无ECC型。 Reg-DIMM（寄存器内存模组） 用于PC服务器； 市场上几乎都是ECC型。,5.2.2 Unb-DIMM内存条基本结构,1Unb-DIMM内存条设计方案 Unb-DIMM内存条主要用于台式计算机； 主板中内存总线位宽是固定的（64位）； 主板对内存条的容量和数量都有限制。,5.2.2 Unb-DIMM内存条基本结构,内存条容量计算公式： 内存条容量（MB）Bank容量（Mbit）芯片I/O位宽（bit）内存芯片个数8bit 由上式可见： Bank容量和芯片I/O位宽由芯片厂商提供； 采用不同位宽的芯片，可以设计不同容量的内存条； 内存条有不同容量和不

19、同芯片的设计方案。,5.2.2 Unb-DIMM内存条基本结构,【例5-5】：采用不同位宽的内存芯片，设计一个内存总线位宽为64bit，容量为1GB的内存条。 （1）方案1：采用128Mbit4的内存芯片，需要16个内存芯片。 优点：采用低容量内存芯片，实现高容量内存条设计； 缺点：工艺复杂。 （2）方案2：采用128Mbit8的内存芯片，需要8个内存芯片。 应用：广泛用于台式计算机内存条设计。 （3）方案3：采用128Mbit16的内存芯片，需要4个内存芯片。 优点：利用高容量内存芯片实现少芯片的内存条设计。 缺点：要求采用高密度内存芯片； 应用：广泛用于笔记本计算机。,5.2.2 Unb-

20、DIMM内存条基本结构,2Unb-DIMM内存条电路结构 内存条的电路结构差别不大； 64位DDR3 1GB内存条电路结构。,5.2.3 SO-DIMM内存条基本结构,SO-DIMM内存条主要用于笔记本计算机。 SO-DIMM内存条在电气参数和性能上，与Unb-DIMM和Reg-DIMM内存条相同。 SO-DIMM内存条机械尺寸更短。 64位DDR3 SO-DIMM内存条尺寸,5.2.3 SO-DIMM内存条基本结构,8GB DDR3-1600 SO-DIMM内存条,5.2.3 SO-DIMM内存条基本结构,64位DDR3 SO-DIMM 512MB内存条电路结构,5.2.4 Reg-DIMM

21、内存条基本结构,Reg-DIMM内存条增加的器件 Registered（寄存器）：稳定信号，隔离外部干扰。 PLL（锁相环）：减少内存时延，保证数据同步。 ECC（错误校验）：保证数据安全。 在DDR 1/2/3内存条中，这3个器件都相同。 72位DDR Reg-DIMM内存条,5.2.4 Reg-DIMM内存条基本结构,内存条数量增加导致的问题 服务器内存数量的增加，会导致以下问题： 内存芯片到CPU之间的线路长度产生较大差别； 容易导致信号时序产生错位； 使命令与寻址信号的稳定性受到严峻考验； 内存控制器的信号驱动能力也会不堪重负。 解决方案： 服务器内存条上增加了寄存器芯片； 内存控制信

22、号仅仅针对寄存器芯片通信，不用对内存条上每个内存芯片输出信号； 这降低了内存控制器的负载； 寄存器的作用是稳定命令和地址信号，隔离外部干扰。,5.2.4 Reg-DIMM内存条基本结构,Reg-DIMM（寄存器型内存模组）,DDR芯片,ECC芯片,Reg芯片,SPD芯片,5.2.4 Reg-DIMM内存条基本结构,Reg-DIMM内存条,5.3 内存主要技术性能,5.3.1 内存条接口形式与信号,1DDR SDRAM（双倍数据速率同步动态随机存储器）内存 DDR内存采用的技术 一般将DDR SDRAM内存统称为DDR内存。 采用了延时锁相环（DLL）技术； 在时钟脉冲的上升沿和下降沿都可以传输

23、数据； 采用同步电路，使指定地址、数据传输等步骤既能独立执行，又与CPU保持完全同步。 不同类型的DDR内存在结构没有太大区别； 主要区别在一些技术参数和内存性能上。,5.3.1 内存条接口形式与信号,DDR内存技术参数,5.3.1 内存条接口形式与信号,2不同DDR内存的区别 不同规格的DDR内存，定位卡口位置会有不同，这样防止了用户的错误安装。,5.3.1 内存条接口形式与信号,3DDR3内存条主要信号引脚 数据总线（DQ0DQ63）：64 地址总线（ A0A13 ）：14 Bank地址选择（BA0BA2 ）：3 Rank地址选择（S0#S1#）：2 行地址选通（RAS）；1 列地址选通（

24、CAS）：1 写允许（ WE# ）；1 数据掩码（DM0DM7）：8 电源（VDD）：24 地线（VSS）：59 时钟：4 共计240根信号线。,5.3.2 内存主要技术参数,1内存的内部时钟频率和外部时钟频率 内存频率指标 核心频率：内存内部存储单元（Cell）的工作频率； I/O频率：内存输入/输出（I/O）缓存的传输频率； 数据传输频率：内存在总线上的数据传输速率。,5.3.2 内存主要技术参数,DDR3内存数据传输 DDR内存在时钟脉冲的上升和下降沿都可以传输数据； DDR3核心时钟频率在200MHz以上； DDR3的I/O传输频率为400MHz以上； 因此DDR3的数据传输频率达到了

25、800MHz以上。,5.3.2 内存主要技术参数,内存带宽计算： 内存带宽(B/s)=内存传输频率(Hz)内存总线位数(bit)/8 例：计算DDR3 1600内存条的带宽。 1600是指内存数据传输频率，内存总线位宽为64bit； 内存带宽=1600MHz64bit/8=12800MB/s=12.5GB/s,5.3.2 内存主要技术参数,内存条技术规格,5.3.2 内存主要技术参数,【补充】实际捕获的DDR2数据传输信号,注：DQ=数据；DQS=数据选取脉冲,5.3.2 内存主要技术参数,2DDR内存的主要技术参数 内存数据读写延迟用“CL-tRCD-tRP ” 参数形式表示。 例：某个DD

26、R2-533的内存延迟参数为“4-4-4”； 低1个数字=CL（列地址选择潜伏周期）=4； 第2个数字=tRCD（RAS相对CAS的延迟）=4； 第3个数字=tRP（行预充电有效周期）=4。 以上延迟参数以tCK（内存时钟周期）为单位； 它们的延迟时间为：延迟周期数tCK的时间 假设tCK=5ns时，“4-4-4”的延迟时间为：20-20-20（ns）。,5.3.2 内存主要技术参数,内存信号延迟技术参数 tCK（时钟周期）： 决定内存工作频率。 CL（列地址选通潜伏期）： 决定列寻址到数据被读取所花费的时间。 tRCD（从行地址转换到列地址的延迟）： 决定行寻址有效至读/写命令列寻址之间的时

27、间。 tRP（行预充电有效周期）： 决定在同一Bank中不同工作行转换的时间。,5.3.2 内存主要技术参数,【补充】DDR3内存信号延迟参数,5.3.2 内存主要技术参数,【补充】BIOS中CL-tRCD-tRP 参数调整,5.3.2 内存主要技术参数,【补充】BIOS中内存参数调整,5.3.3 DDR3内存设计技术,1DDR3内存性能的提高 DDR3内存工作电压从DDR2的1.8V降至1.5V，降低了功耗； DDR3新增了一些功能，在引脚方面有所增加。 DDR3的延迟值高于DDR2。 2DDR3内存的技术改进 （1）预取位数：DDR2是4bit，DDR3提高到8bit。 （2）寻址时序：D

28、DR2的CL在25，DDR3在511。 （3）突发长度。DDR3的突发长度BL=8。,5.3.4 双通道内存技术,多通道内存主要是依靠内存控制器技术，与内存本身无关。 多通道技术： 内存控制器在多个不同数据通道上分别寻址、读写数据。 部分CPU内部集成了内存控制器； 另外一部分集成在北桥芯片中。 双通道内存技术可以使数据等待时间减少50%。,5.3.4 双通道内存技术,安装要求： 颜色相同的内存插槽，它们属于同一个内存通道。 单内存条无法达到双通道的性能。 注意对称安装（不同颜色搭配），第1个通道（如黄色）的第1个插槽，搭配第2个通道（如红色）的第1个插槽，依此类推。 相同颜色插槽上安装内存条

29、，只能工作在单通道模式。 测试表明，双通道内存性能能够提升60%左右。,5.4 内存故障分析与处理,5.4.1 内存数据出错校验,1存储器引发的故障 内存芯片出错的原因 电源中的尖峰电压； 高频脉冲干扰信号； 电源噪声； 不正确的内存速率； 无线电射频干扰； 静电影响等。 干扰引发的错误不会引起内存芯片损坏，但是它们将引发临时性数据错误。,5.4.1 内存数据出错校验,2奇偶校验 早期内存条都设计有奇偶校验芯片。 1994年开始，大部分内存厂商取消了内存条上的奇偶校验芯片，这样内存条可以节约10左右的生产成本。 目前微机一般不支持奇偶校验的内存条。 PC服务器大多采用奇偶校验的内存条。,5.4

30、.1 内存数据出错校验,奇校验的基本方法 如果一个字节中“1”的个数为偶数个，则奇校验电路产生一个“1”，并且将它存储在校验位中（第9位），使全部9位数据为奇数个。 如果一个字节中“1”的个数为奇数，则校验电路产生一个“0”，并将它存储在校验位中（第9位），全部9位数据还是为奇数个。 这个工作由北桥芯片中的硬件电路自动完成。 奇偶校验可以发现错误，但是无法改正错误。 服务器内存广泛采用奇偶校验进行检错。,5.4.2 内存条信号测试点,2内存工作电压和对地阻值测试 内存时钟CK和电源VDD是故障测试的关键点。 内存时钟信号如果不稳定，会导致内存工作不正常。 可以利用内存打阻值卡插在主板上的内存插

31、槽中进行测试。,5.4.3 内存常见故障分析,1内存故障原因分析 （1）金手指氧化故障 （2）金手指脱落故障 （3）接触不良故障 （4）内存槽异物故障 （5）电信号故障 （6）带电拔插内存条,5.4.2 内存条信号测试点,2内存常见故障现象,【补充】 FB-DIMM服务器内存,FB-DIMM（全缓冲内存模组）是Intel公司在DDR2基础上开发的一种新型内存条结构。 FB-DIMM采用了并行传输与串行传输相结合的设计方案。 FB-DIMM通过AMB（高级内存缓冲器）芯片，将并行传送转化为串行传送，以提升内存传输速率。,【补充】 FB-DIMM服务器内存,【补充】 FB-DIMM服务器内存,FB-DIMM内存条工作原理,【补充】内存技术,工业计算机主板上的SO-DIMM内存插座,SO-DIMM,课程作业与讨论,讨论： （1）如何提高内存的数据传输带宽。 （2）内存容量越大越好吗？ （3）虚拟内存可以无限大吗。 （4）串行传输会成为今后内存的发展方向吗？ （5）2条4GB内存和1条8GB的内存哪个更快。 【本章结束】,