《数字电子技术—08第七章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《数字电子技术—08第七章半导体存储器.ppt（47页珍藏版）》请在三一文库上搜索。
1、,第七章 半导体存储器,7.1 概述,半导体存储器是固态存储器SSD (Solid State Drives) ，具有存储密度高，体积小，容量大，读写速度快，功耗低等优点!,硬磁盘,固盘,光盘,分类：,掩模ROM,可编程ROM (PROM-Programmable ROM),可擦除可编程ROM (EPROM-Erasable PROM),随机存储器RAM (Random Access Memory),静态存储器SRAM (Static RAM) 主要用于高速缓存和服务器内存,动态存储器DRAM (Dynamic RAM),按功能特点,EEPROM (Electrically EPROM)/E2
2、PROM,只读存储器ROM (Read- Only Memory),Flash Memory (快闪存储器，如U盘),SDRAM, DDR-SDRAM等,非挥发存储器（Non-Volatile Memory-NVM）,挥发存储器（Volatile Memory-VM）或者称易失存储器,1. ROM结构原理图,主要指标：存储容量、存取速度。,存储容量：用字数位数表示，也可只用位数表示。如，某动态存储器的容量为109位/片。,7.2.1 掩模只读存储器(Mask ROM),7.2 只读存储器ROM,存储单位:字,2. 工作原理,ROM是组合逻辑电路,d3=W1+W3=A1A0+A1A0,3. 看待
3、ROM（存储器）的三个不同的角度 组合逻辑 查找表 (Look-up table) 译码编码的过程,真值表 输入变量 输出变量,D0 Dm,4. 数据与存储矩阵对应关系,存储器的容量: 字数 x 位数,存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”,编程时VCC和字线电压提高,写入时，要使用编程器,7.2.2 可编程只读存储器PROM,IP,7.2.3 可擦除可编程只读存储器 一、EPROM(UVEPROM-Ultra Violet) SIMOS: Stacked-gate Injection MOS; 叠栅注入MOS,浮置栅极为氮化物是可 以存储电荷的电
4、荷势阱,行列地址译码器,导通状态:浮栅上没有电荷时, 加控制栅电压VT (5V)时,导通,存”0”,截止状态:浮栅上带有负电荷时,使得MOS管的开启电压变高, 加控制栅电压VT时,截止,存”1”,浮栅MOS管 电流传输特性,2. 存储原理,VT1VTVT2,(1) 擦除（去除掉浮栅中的电子） 用紫外线或X射线，距管子2厘米处照射1520分钟； 阳光下1周，荧光灯下3年。,3. 编程原理：先擦除，再写入(编程),25V,25V,GND,(2) 写入 1.源漏极加高压(+20V+25V), 发生雪崩击穿 2.在控制栅极Gc上加高压脉冲(+25V,50ms) 吸引高速电子穿过SiO2到达浮栅， 称为
5、Hot electron injection （热电子注入） 书上称为雪崩注入,见备注,（a）均匀隧道编程原理 （b）均匀隧道擦除原理,（a）非均匀隧道编程 （b）非均匀隧道擦除,FN隧道穿越（Fowler-Nordheim tunneling）编程和擦除原理,二、EEPROM/E2PROM 浮栅隧道氧化层MOS FlotoxMOS: Floating gate Tunnel Oxide MOS,存储原理： Gf存电荷前,正常控制栅极电压3V下,T1导通, 存0 Gf存电荷后,正常控制栅极电压3V下,T1截止, 存1,T2为了提高擦、写的可靠性 T1为实现数据存储的存储管,EEPROM的编程过
6、程：先擦除，再编程！ (1)擦除就是给浮栅的充电 ，相当于写“1” (2)写入就是将需要写“0”的单元的栅极放电,写1 (擦除/充电): Wi和Gc加20V、10ms的正脉冲 Bj接0，电子通过隧道区从漏极进入浮置栅极Gf,写0(写入/放电):Gc接0，Wi和Bj加20V 10ms的正脉冲, 电子通过隧道区从浮置栅极Gf向漏极释放,区别于EPROM的hot-electron injection 这称为 tunnel injection 书上称为隧道效应或称隧道注入,有兴趣可以参考http:/ Memory 按结构又分为NOR Flash和NAND Flash。基本单元为SIMOS-叠栅注入MO
7、S，特点是浮栅Gf与衬底间SiO2更薄1015nm(相比EPROM的3040nm,E2PROM的20nm)，Gf与源极S有极小的重叠区，即隧道区。下面主要指的是NOR Flash。,存储单元相对于EEPROM，只需要一个MOS管，结构简单，集成度高，成本低。因为MOS管的源极是连在一起的，所以擦除时按固定大小的存储容量(典型为128-512kbits) 整体擦除，所以叫Flash Memory，用来形容擦除速度快。,擦除（写0）类似E2PROM，基于隧道效应,写入（写1）类似EPROM，为雪崩注入,和E2PROM相比，需要电压明显减小，这源于更薄的SiO2绝缘层。Flash ROM具有在系统可
8、编程(ISP, In-System Programmability)的能力。在许多场合，Flash ROM也被直接称为E2PROM.,NOR Flash的擦除和写入（编程）,NAND Flash的擦除和编程都基于隧道效应,NOR Flash同一位线上的单元是并联的关系，逻辑上为或非逻辑NOR指的就是或非逻辑的意思,NAND Flash同一位线上的单元是串联的关系，逻辑上为与非逻辑NAND指的就是与非逻辑的意思,1GB NAND Flash ROM原理图,NOR Flash和NAND Flash的比较,虽然，ROM可读也可写，但写入速度慢，另外写入或擦除操作是有损操作，SIO2绝缘层很薄，随着写
9、操作次数增加，也在不断损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写ROM的编程次数都是有限的，典型次数为100万次(NAND Flash)。,U盘往往内部包括了微处理器（右侧芯片）和Flash memory（主要是NAND Flash），之所以可以在比较低的单电源条件下工作，因为芯片内部往往有电荷泵（charge pump ）用于提升电压，以满足在擦除和写入时对高电压的要求。,见备注,（a）单比特单元 （b）两比特单元,MLC (Multi-Level Cell ) vs SLC (Single-Level Cell ),Kingston 1G SD card,左侧为三星K9G808U0M
10、 MLC Flash ROM 2bits/cell 右侧为SD控制芯片,7.3 随机存储器（RAM）,7.3.1 静态随机存储器SRAM （一）RAM的结构,分为静态随机存储器SRAM和动态随机存储器DRAM两种。,(2) 片选信号CS: 控制I/O端是否处在高阻状态。,(1) 读写控制信号R/W: 控制电路处于读出,还是写入状态。,1. 六管CMOS静态存储单元,（二）静态RAM的存储单元,动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本,单管存储单元,7.3.2* DRAM,动态存储单元是利用MOS管栅极电容可以存储电荷的原理,内存有三种不同的频率指标，它们分别是核心频率、
11、时钟频率和有效数据传输频率。核心频率即为内存Cell阵列的刷新频率，它是内存的真实运行频率；时钟频率即I/O Buffer（输入/输出缓冲）的传输频率；而有效数据传输频率就是指数据传送的频率（即等效频率）。带宽(单位字节)=等效频率位宽(64 bits) /8。,常见SDRAM内存频率对照表,数据预取技术原理,256MB DDR SDRAM原理图,DRAM芯片组 成的内存模块,7.4 存储器容量的扩展,7.4.1 位扩展方式,方法：所有输入信号都并联(地址信号、片选信号和读写信号); 输出各自独立。,需要片数N=8,例：用1024字1位RAM芯片构成1024字8位RAM存储器,例：用256字8
12、位RAM芯片组成1024字8位存储器。,需要片数N=4,7.4.2 字扩展方式,各片地址分配情况：,当要求字和位同时扩展时，先字扩展或先为扩展都可以，最终结果都是一样的。,7.5 用存储器实现逻辑函数,1. ROM的地址输出为二进制译码，既输出为地址变量的最小项 2. 存储矩阵根据其存储内容，实现数据输出为各最小项的或运算,例子7.5.2 试用ROM实现如下逻辑函数,都转换为4变量最小项之和的形式,固定的,m0,m15,可变的,存储内容,7.5.2 可编程逻辑器件PLD (Programmable Logic Device),可编程逻辑器件（PLD，Programmable Logic Dev
13、ice）是一类半导体集成电路，区别于集成门电路等通用集成电路和专用集成电路（ASIC，Application Specific Integrated Chip），PLD内部逻辑在制作芯片的时候是没有定义的、或者说是空白的。PLD芯片制造后，其内部主要包括可以实现逻辑功能的各种资源，比如门电路、触发器、连线等。在一些功能更高级的PLD内部还集成了锁相环（PLL，Phase Lock Loop）、高速收发器等等资源。,PLD设计流程图,PLD按照编程实现原理不同可分为两类：基于乘积项（PT，Product Term）的PLD和基于查找表（LUT，Look Up Table）的PLD。,1. 基于乘
14、积项的PLD (CPLD),Y=m1+m3+m4+m7,“”表示固定连接关系，“”表示可编程连接关系，交叉点什么的都没有的表示不连接。,2. 基于查找表的PLD (FPGA),Y=m1+m3+m4+m7,3. CPLD结构原理图,4. CPLD宏单元原理图,5. FPGA结构图,6. FPGA逻辑单元LE原理图,6. I/O单元原理图,题7-3 某台计算机内存设置为32位地址线，16位并行数据输入/输出，问其最大存储量是多少？,最大存储容量23216b（bit，比特）236b 233B（Byte字节）223kB213MB23GB8GB,寻址能力或寻址空间是系统性能参数之一,第7章 习 题,题7
15、-4 试用4片4k8位的RAM芯片组成16k8位的RAM存储器。,题7-5 试用4片2114(10244的RAM芯片)和3-8译码器74LS138实现40964位的RAM存储器。,注意74138的使用！,LGS (GM) SDRAM GM72V661641CT7J - GM7 = LGS: Lucky Gold Star GM72V661641CT7J - 1 = FPM or EDO: 2 = SDRAM GM72V661641CT7J- C = 5 volt V = 3.3 volt GM72V661641CT7J-1 = 16 Megabit chip 2 = 128 Megabit c
16、hip 5 = 256 Megabit chip 6 = 64 Megabit chip GM72V661641CT7J- Internal Organization: 16162 = 1Meg x 16 (16Mb chip) 1642 = 4Meg x 4 (16Mb chip) 1682 = 2Meg x 2 (16Mb chip) 28164 = 8Meg x 16 (128Mb chip) 2844 = 32Meg x 4 (128Mb chip) 2884 = 16Meg x 8 (128Mb chip 56164 = 16Meg x 16(256Mb chip) 5644 = 6
17、4Meg x 4 (256Mb chip) 5684 = 32Meg x 8 (256Mb chip) 66164 = 4Meg x 16 (64Mb chip) 6644 = 16Meg x 4 (64Mb chip) 6684 = 8Meg x 8 (64Mb chip) GM72V661641CT7J- 1 GM72V661641CT7J - CT / CLT (Revision?) GM72V661641CT7J - Speed: 10K = PC66 specifications. 7K = PC100,222 specifications 7J = PC100,322 specifications8 = 125MHz specifications. 75 = PC133 specifications. 7 = 143MHz specifications.,