11教案5(MSI电路).ppt

《11教案5(MSI电路).ppt》由会员分享，可在线阅读，更多相关《11教案5(MSI电路).ppt（75页珍藏版）》请在三一文库上搜索。

1、计算机结构与逻辑设计,吴健雄学院11级 2012.10,（第五次课）,测验评述,1,&,&,&,&,&,&,&,1,1,X0 X1 X2,Y0 Y1 Y2,1.分析图示电路，写出其输出逻辑表达式、真值表和电路的用途,1,&,&,&,&,&,&,&,1,1,X0 X1 X2,Y0 Y1 Y2,1 1 1 1,0 0 0 0,0 1 0 1 0 1 0 1,0 0 1 1 0 0 1,X2 X1 X0 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

2、0 0 0,功能：数 Y= Y2Y1Y0 数 X = X2X1X0 Y = X + 1,1 1 1 + 1 = 1 0 0 0,加1网络,溢出,X0 X1 X2 Y0 Y1 Y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 0 0 1 0 0 0,下标的讨论： 3, 2, 1, 0 通常指二进制数 1, 2, 4, 8也可指二进制数，更多指BCD码（十进制数） 1, 2, 3, 4 一般顺序 A, B, C, D 一般顺序,几种说法： 移位码 反向3位B码 X0 X1 X

3、2 Y0 Y1 Y2,错误情况,1. 对图1的功能 解释电路 要求总体功能 如XO=0，则Y1Y2=X1X2，如X0=1，则Y1Y2= 取反，改变信号极性 Y0 Y1 Y2 = X0 X1 X2 + 1,有多人将电路分成3个真值表，画出3张输入变量不等的卡诺图,与实际情况不符， 无法求得总体功能,2. 题2.59 用图示一片译码器和一片数据选择器可以构成一个3位比较器，请解释其工作原理。,2. 题2.59 用图示一片译码器和一片数据选择器可以构成一个3位比较器，请解释其工作原理。,A 由A2、A1、A0 三位二进制数组成，有8种可能，译码器根据A2、A1、A0选择07中一个输出端使之输出有效（

4、低电平）,数据选择器则由B即B2、B1、B0的值从07八个输入端中选择一个信号输出。,若A、B相等，则数据选择器刚好选中译码器的有效输出（低电平）， 若A、B不相等，数据选择器选中的是译码器的无效输出（高电平）,1 1 1 1 1 0 1 1,0 1,出现的错误,仅仅说明了电路的连接，未说明比较原理； 不仔细观察输出的逻辑值是高有效还是低有效，就判定A=B时输出为高，AB时输出为低； 随意判断AB时输出为高，AB时输出为低;（有两种比较器，一种只比相等） 随意说输出按大小排序。,分析方法,1。死办法：列真值表6变量（A2，A1，A0，B2，B1，B0）64行； 2。讨巧一点，列部分真值表。,3

5、。将两块片子的功能分析清楚，根据逻辑关系来讨论。,发现一些概念性错误,对信号的认识 将二进制码A转换成一个“数”， 该数是以一个8位码的形式出现的 即01111111， 10111111 ，11011111 11111110 0是有效信号，1是无效信号 不能说某端子有信号输出，其他没有信号输出,译码器输入一个代码，则输出一个数A，如A=B，则MUX 输出这个数A。(数的值）,发现一些概念性错误,A=B,则MUX输出“有效”，否则无效 何谓有效？ 数字信号只有0和1.MUX本身是传送信号的开关，它的输出无有效之说。 这里传送的是译码器输出的有效信号。 译码器的输出信号是8位代码，其中一位是有效的

6、，另7位是无效的，除非译码器不使能，否则输出中总有一个有效信号存在，只不过出现的位置不一样。,MUX输出为1，则A=B。 错误原因之一是只看译码器的定义，未看具体的电路,译码器输出一个信号，MUX输出一个信号， 这两个信号相同，MUX出1，则A=B。,对数据选择器的功能理解错误！,译码器与MUX两个输出能相同吗? （一个1位，一个8位）,你怎么知道这两个输出相同？ （没有测量译码器的输出）,如A=B, 则X=Y,如A=B，则电路“导通”,输入输出之间有通道， 通道打开 何谓导通？导通是指信号从输入直接传到输出。 输入是什么？是向译码器送入的一组代码，输出是什么？是MUX输出的一位信号。,如A=

7、B，则MUX选中这位”开关” 是哪个开关？如果是译码器的？译码器有吗？如果是MUX的，MUX本身就是多路开关，只要在工作在使能状态，都有开关接通，A=B时，接通的哪个开关？,译码器加上一组数据，得到一个输出，将此输出与MUX的输入相比较，若相同则 译码器的输出能于MUX的输入相比较吗？,发现一些概念性错误,错误原因之二对逻辑符号理解错误,逻辑名,信号名,发现发现一些概念性错误,MUX有两个输出，通常讲的输出指Y，必要时应指明是Y端还是Y端。,自学检查,从功能表怎样理解该电路的结构？用此电路作8选一电路使用应如何连接？,内有 2 个4选1 MUX，共用一组地址信号二 MUX 的地址端是并联的。各

8、有一个使能端，各加低电平时使能。,若在二使能端皆加低电平，则二 MUX 各自工作，若在二使能端加相反信号，则任何时候只有一个 MUX 工作。,从功能表怎样理解该电路的结构？用此电路作8选一电路使用应如何连接？,若用高位信号控制二使能端，使二 MUX 一个工作，另一个不工作，并将二输出通过或门并联，则可作8选1 MUX 使用。,MUX 0 1 EN4 EN5 4,0 4,1 4,2 4,3 5,0 5,1 5,2 5,3,G,0 3,A0 A1 EN1 EN2 D01 D11 D21 D31 D02 D12 D22 D32,Y1,Y2,D0 D1 D2 D3 D4 D5 D6 D7,请听,谭思远

9、等3位同学的学习心得 组合逻辑电路设计,设计一个码制变换器（B-G)的要领是什么？怎样列真值表、作卡诺图？最后电路有什么特点？有哪些方法可以利用？,看成是3张真值表的合成，画3张卡诺图，求3个逻辑表达式，画3个逻辑图。,有些公共的与项可以利用以节省电路,CD AB 00 01 11 10 00 1 1 1 1 01 11 10 1 1 F1,CD AB 00 01 11 10 00 01 1 1 1 1 11 10 1 1 F2,&,&,&,&,&,&,&,&,&,&,&,A B B D,A B ABD,A B ABD A B,F1 F2,F1 F2,有一个单身汉饲养了4个宠物：猴、狗、猫和鹦

10、鹉。此人经常外出旅行，为防止旅途寂寞，每次必挈带一只或数只宠物同行。留在家中的宠物之间将有纠纷狗咬猫，猫咬鹦鹉，其猴训练有素，能管住其中一对宠物不发生纠纷，但因能力有限，只能管住一对宠物。请设计一个计算器，能显示留哪些宠物在家是安全的。,一.确定输入、输出信号，并作逻辑指定 猴A 狗B 猫C 鹦鹉D 留为1，不留为0； 绿灯亮（安全） 灯亮为1，不亮为0；,二、列真值表,三、卡诺图简化,CD AB 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1,三、逻辑图,能不能再简单!,C,有一个单身汉饲养了4个宠物：猴、狗、猫和鹦鹉。此人经常外出旅行，为防止

11、旅途寂寞，每次必挈带一只或数只宠物同行。留在家中的宠物之间将有纠纷狗咬猫，猫咬鹦鹉，其猴训练有素，能管住其中一对宠物不发生纠纷，但因能力有限，只能管住一对宠物。请设计一个计算器，能显示留哪些宠物在家是安全的。,二、列真值表,三、卡诺图简化,任意项要充分利用,其他考虑方法,令不安全为1，安全为0 亮红灯,复习题,标准化设计的要领是什么（步骤）？ 列真值表（图）写出标准表达式选择器件画电路图,复习题,怎样用译码器实现逻辑函数？（输入信号怎样加，输出信号怎样得到？其他注意问题？）,复习题,1 1 1 + 1 1 0,1 0,S = P + Q + CI （算术加） CO是算术加产生的进位,设计一个全

12、加器,0 1,1 1,1,CO = f(A,B,C) = m ( 3, 5, 6, 7) S = f(A,B,C) = m ( 1, 2, 4, 7),用最小化方法,B CI A 00 01 11 10 0 1 1 1 1 1 CO,F = ABCI + ABCI + ABCI + ABCI = ABCI CO = AB +AC +BC,=1,=1,A B CI,A B A CI B CI,CO = f(A,B,C) = m ( 3, 5, 6, 7) S = f(A,B,C) = m ( 1, 2, 4, 7),?,A B C,C B A,1 0 0,CO = f(A,B,C) = m (

13、3, 5, 6, 7) S = f(A,B,C) = m ( 1, 2, 4, 7),0 0 0 1 0 1 1 1,CO,ABC,0,0 1 1 0 1 0 0 1,S,A0 A1 EN1 EN2 D01 D11 D21 D31 D02 D12 D22 D32,CO = f(A,B,C) = m ( 3, 5, 6, 7) S = f(A,B,C) = m ( 1, 2, 4, 7),二，思考题,译码器与数据选择器在电路结构上有何异同？ 用译码器与用数据选择器实现组合逻辑函数的方法有何异同？各有什么优、缺点？,2.用半加器为模块设计全加器,= P Q CI = H (H (P,Q),CI),

14、= (PQ)CI + COH(P,Q),= H (P,Q)CI + COH(P,Q),= COH(H (P,Q),CI) + COH(P,Q),从原理来分析: 1.H (P,Q)是P和Q算术加，再加上CI，故再用一个半加器 2. 每个半加器的进位为1代表数字2，本位和的1代表数字1。三数之和最大为3，所以两个半加器的进位输出不会同时为1，它或者出现在第一个半加器，或者出现在第二个半加器，但只要有一个出1，全加器的进位就应为1，所以用或门实现。,H (P,Q),COH(P,Q),错误举例,符号问题,总限定符,此处也代表了输出,输入变量逻辑名,输入变量逻辑名,输入信号名,输出信号名,限定符与逻辑名

15、是固定的，信号名可以自己定义,框内不写限定符和逻辑名是不允许的，例如CO端与端上下位置可以随意，但二者的权重不同，必须加以区别。,输入输出信号名也必须加， 否则要扣分。,CO1,(P,Q),S Z,CO2, P Q CO,1,A B C, CO,1,要分清逻辑加与算术加的区别, P Q CO,A B C, CO,1, P Q CO,A信号被加了两次，最大数为4，A,B,CI皆为1时，CO=1，=0，产生错误。,P Q CO,A B CI,CO,1, P Q CO,P Q CI, CO CO, P Q CO,因为COH=PQ，必须前两个半加器全输出1才能进位，但二者不可能同时为1。,2,2,4,

16、2,因为前2个半加器的CO输出代表2，输出代表1，第二个半加器的输出CO输出代表4，输出代表2，而1位全加器的CO输出代表2，输出代表1，因而第三个半加器的CO是错的。 但其输出可作为全加器的进位输出，即CO是正确的，不过太浪费了，因为1个半加器有由4个门组成。,1,1, P Q CO,P Q CI, CO CO, P Q CO,1,&,CI=0，P=AB, Q=0=CI CI=1，P=1=CI, Q=AB,=ABCI,CI=0，P=0, Q=AB CI=1，P=AB, Q=AB,AB,AB,CO=(AB)AB=0,=(AB) CI AB,关于线逻辑, P Q CO,A B C,1,F,A B

17、 T1 T2 T3 T4 F1 F2 F 0 0 0 1 1 0 1 1,T1,T2,T3,T4,L L L,H H H,L H,H L,F=F1F2线与,互补输出严禁线与使用,此符号不存在,并非所有的电路都能线与（或），普通TTL与CMOS严禁线与，只有OC门和TS门方可线与,&,&,CI,CI,A B,AB,AB, CO,学习总结,组合逻辑设计方法 用途： 非常大接口逻辑 基本方法： 最小化必须掌握，是计算机辅助逻辑简化的理论支撑 标准化方便、清楚、易修改，硬件软化，是可编程器件的结构支撑,设计一个七人表决器,可能的方法： 真值表-卡诺图-表达式-电路 真值表-标准表达式-MSI 真值表-

18、存储器 全加器数字4输出1,布 置自学与实验,自学内容,自学范围 第二章 2.9 2.10 重点: 2.9 第三章 3.1 3.2 重点: 3.1 3.2, 2.9 2.10 竞争与险象的定义，险象产生的原因，险象的分类，险象的判别。 防止险象的措施。 现代逻辑设计的主要考虑是什么?其原因何在？ 参考书上本章的总结，对本章内容自行小结。,自学内容(思考题), 3.1 3.2 基本触发器的记忆功能如何体现？ 基本触发器英语为Flip-Flop，即跷跷板，请与跷跷板类比来说明基本触发器的逻辑关系。 基本触发器出现不定状态的根本原因是什么？ 在计算机或数字系统中如何实现数据传送？,自学内容(思考题)

19、,自学内容(思考题),基本触发器的约束条件在数据传送系统中会不会出现问题？ 无竞态触发器从哪些途径消除空翻现象？ 如何取出一个信号的边沿？ 集成触发器中各控制端的优先关系如何？,参考练习题,基本题 2.662.68，2.70。 3.1 3.5，3.8 3.13， 3. 17 3.19 思考提高题 3.6，3.7， 3.14 3.16，3.20 扩展题 2.69,抢答器设计实例,设计一个可供4名选手使用的比赛抢答器电路。 抢答器的基本要求是：当主持人读完赛题，宣布抢答开始后，最先按动面前的抢答按钮的选手获得答问权，其坐位上的绿灯辉亮，指示有人抢答的蜂鸣器发出声响，而随后按动的其他按钮抢答无效；主持人将根据抢答选手的答题情况后判定加分与否，但若在主持人读完赛题，宣布抢答开始前最先按动面前抢答按钮的选手，将被判为违规，其坐位上的红灯辉亮，指示有人违规的蜂鸣器发出声响，主持人将根据其违规情节，予以处罚。,本次设计该抢答器的抢答（包括违规报警）逻辑。 自由发挥，可以讨论，推代表发言。（实现方法，存在问题与解决方法）,测验题,设计一个码制变换电路，将余3码转换为8421BCD码。 要求按组合电路设计步骤进行： 列出真值表，简化后用2级与非门实现或用MSI集成电路实现 鼓励用其他方法实现,