《半导体集成电路第4章-版图设计及举例.ppt》由会员分享，可在线阅读，更多相关《半导体集成电路第4章-版图设计及举例.ppt（44页珍藏版）》请在三一文库上搜索。
1、第四章 版图设计,内容提要 1：版图设计的基本流程 、基本概念 2：IC中元件的版图设计 3：六管单元TTL“与非门”版图设计举例,版图设计的基本流程 、基本概念,集成电路的设计包括三方面的工作： 线路设计、工艺设计、版图设计 首先根据电路指标，结合集成电路的特点设计出可行的电子线路，再将电子线路图转换为一张平面的集成电路工艺复合图，即版图，进而制作出一套掩模版（光刻板），在确定的工艺条件下生产出符合原设计指标的集成电路芯片。,在具体设计中，首先确定电子路线，再从几套标准工艺中选择一套适于本单位工艺水平的工艺方案作参考，确定好试制方案，在此基础上，设计出版图，制作光刻掩膜版，进行产品试制，根据
2、试制的结果，适当地修改电路及版图，以获得最佳设计方案。 现代的数字电路均采用标准工艺进行生产。因此，线路设计及版图设计均围绕标准工艺进行。,设计程序大体如下：,4-1 版图设计的一般程序,版图设计的任务：按照电路参数的要求，在给定的电路及工艺条件下，依据一定的规则，设计出电路中每个元件的图形及尺寸，然后排版、布线，完成整个版图。 对于一个生产单位，工艺条件相对稳定，版图设计的好坏直接影响电路的参数及成品率。因此，版图设计是生产厂家一直主要的任务。通常，版图的设计需通过多次的试制与修改过程。,版图设计的一般程序,一、电路的模拟实验及理论分析,工作的目的： 1、了解电路的工作原理。 2、得到电路的
3、静态工作点及支路电流。 3、了解电路中每个元件的参数（包括寄生效应） 对电路的静态参数和瞬态参数的影响。 4、了解电路的温度特性。,二、工艺设计 工作的任务： 1、充分了解生产厂家的工艺水平。 制版与光刻 外延与扩散 封装及管壳 集成度与成品率 2、根据实际工艺水平及电路需要，选择一套适当 的生产工艺。 3、确定每一套工序的工艺要求。,三、确定版图设计的基本尺寸和规则 任务：根据实际工艺水平，确定最小线条宽度，最小套刻间距及其它最小尺寸。 四、元件设计 根据电路对元件的要求，如（耐压、电流容量、频率特性等）以及基本尺寸，确定每个元件的图形及尺寸。,五、划分隔离区 目的：实现电路中各个元件的电隔
4、离 规则： 1、集电极等电位的NPN管可共用一个隔离区（基极 等电位的PNP管可共用一个隔离区） 2、二极管按晶体管原则处理。 3、原则上，所有硼扩散电阻可共用同一隔离区。 4、当集电极电位高于硼扩散电阻的电位时，晶体管 与电阻可置于同一隔离区。 5、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。,六、排版与布线 通过排版，将所有元件的位置确定下来； 通过布线，将所有元件按电路要求实现连线。 规则： 1、元件排列紧骤，版面小，寄生效应小。 2、布线尽量短且简洁，昼避免交叉。 3、铝条有一定宽度，且避开薄氧化层区及跨越大 的sio2台阶。 4、要求参数一致的元件应置于邻近
5、区域，避免工 艺及材料不均匀性的影响。 5、使芯片热分布均匀，要求温度平衡的元件，应 置于等温线上。 6、压焊点的分布符合管壳外引线排列顺序。,4-2 基本尺寸的确定,基本尺寸包括掩膜图形的最小线条宽度和最小间距，与制版和光刻精度直接相关。 一、掩膜图形最小线宽： a：能在硅平面上显现出清晰线条的最小版图设计 线宽。 b：能保证在硅平面上显现清晰线条的最小版图设 计线宽。 前者表示所能达到的工艺水平，后者表示保证一定成品率前提下所能达到的工艺水平。 最小掩模线宽可根据实际的工艺确定。 对TTL一般410um,二、掩膜图形最小间距 版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平
6、面时，图形的实际位置将与设计位置产生偏离。 制版过程中的偏差，光刻过程中的偏差，横向扩散引起图形尺寸变化。 考虑这些因素，必须在版图设计中引入图形间的最小间距。,1、掩膜对准容差 图形实际位置与设计位置之间的统计平均误差。包含掩膜容差（制版）及光刻对准容差。 制版：a、版的线宽误差 0.5 b、位置及套准误差 1.1 c、工作版复印误差 0.1 光刻：d、光刻照相误差 1.8 e、对准误差 1.0 掩膜对准容差为前5项之和 4.5m。 两次掩膜对准容差,2、横向扩散： 横向扩散也造成图形位置的偏差，一般取0.8x j 3、耗尽层宽Wd 耗尽区既不是N区，也不是P区，显然考虑图形位置时，应加上耗
7、尽区的影响。 4、最小间距Gmin 考虑全部位置不确定因素，且均朝最坏情况下取值后，图形之间保留的最小距离，含有设计余量意思。,考虑一个最小面积晶体管,三、掩模最小间距的确定方法,假定器件设计规划： 最小图形尺寸 88 铝条最小宽度 10 铝条最小间距 10 最小间距Gmin 1 掩膜对准容差 WMAT 4.5 两次掩膜对准容差WMAT-2 5.5,下面来推导最小面积晶体管尺寸 1、WE孔 射极接触孔 取最小尺寸 2、DE-E孔 射极孔到射区扩散窗口边缘间距 WMAT-0.8xje+WdE-E+Gmin 3、DE-B 射区窗口到基区窗口间距 WMAT+0.8xje-0.8xjc+Wde-B+W
8、dc-B+Gmin 4、DE-B 射区窗口到基区孔间距 WMAT+0.8xje+Wde-B+Gmin,5.WB孔 基极接触孔宽 取最小尺寸 6、DB-B孔 基区窗口到基极孔间距 WMAT-20.8xjc+Wdc-B+Gmin 7、DB-I 基区窗口到隔离窗口间距 WMAT+0.8xjc-0.8xjI+Wdc-c+WdI-C+Gmin XjI125%Wepi-MAX 8、Dc-B n+集电极窗口到基区窗口间距 WMAT+0.8xjc+0.8xje+Wdc-c+Gmin 9.Wc孔 集电极n+孔宽 可取最小尺寸,10、Dc-I 集电极n+孔到隔离窗口间距 WMAT-2+0.8xje+0.8xjI+
9、WdI-c+Gmin 11、DBL-I 隐埋区到隔离窗口间距 WMAT+0.8xjI+0.8xjBL+WdI-c+Gmin 12、DBL-BL 相邻隐埋区最小间距 2DBL-I+dI 13、dI 隔离框宽度 原则上可取最小尺寸，考虑框的长度， 一般略取大一些。 最小尺寸及最小间距一旦确定，就可以进行元件 的初步设计。,4-3 晶体管设计,一：晶体管常用图形： 1、单基极管（最小面积晶体管） a：结构： 图形尺寸全部由最小值取定 b：特点： 面积小，结构简单； 寄生电容小， fT高； LE（有效）小，电流容量小； rb大，最高振荡频率低，噪声大。 C：应用场合 对晶体管无特殊要求的所有场合,2、
10、双基极管 a：结构 射极双侧采用基极引线 b：特点 面积增大，fT下降； 有效LE提高，电流容量增大； rb下降，振荡频率上升。 C：应用场合 要求电流较大、或者应用频率较高的 场合。,3：双基极，双集电极管 a：结构 b：特点： 有效LE大，电流容量大； rc小，饱和压降低 c：应用场合：输出管。 4、双射极双集电极管 a：结构 b：特点：rc更小。 c：应用场合：输出管。,5：多射极输入管（TTL输入管的特殊结构） a：结构（长脖基区） b：特点： 采用长脖基区，rb大，交叉漏电流小。 T反向运用时，BC结正偏，IB流经基区电阻产生压降，从基区接触孔至发射结，基极电位逐步下降。而集电区有隐
11、埋层，较小，故可认为集电区等电位。于是，VBC沿基极接触孔至发射区方向逐渐下降，大部分电流IB成为对无贡献的PN结电流，有效地降低了r，故有效地减小了交叉漏电流。,二、电流容量 晶体管存在发射极电流集边效应，使最大电流受有效发射极周长的影响。 数字电路中： a一般取 0.160.40mA/um 模拟电路中： a一般取0.040.16mA/um LE-EFF通常取正对基区接触孔的发射极边沿。,三、饱和压降 数字电路中，VOL即为输出管的饱和压降。 饱和压降由两部分构成： 本征部分一般很小，取决于饱和度S ，故由电路设计控制 寄生部分取决于集电极串联电阻，故由版图设计控制。 rcs计算参照晶体管原
12、理。 四、频率特性： 设计中，该指标不单取决于版图设计，而且更依赖于工艺，故仅作定性考虑，不作定量计算。,4-4 二极管设计,一、集成PN结二极管 1、单独BC结二极管 2、利用晶体管的不同连接方式构成 a：将两个端短接 BC短接 利用BE结 BE短接 利用BC结 CE短接 利用BE、BC并联结 b：将一端悬置 C浮置 E浮置 这样形成六种二级管结构，各种结构由于掺杂浓度，面积各不相同，造成正向电压，击穿电压，温度特性，寄生效应各不相同，可根据需要加以选择。 设计中常用BC短接及单独BC结两种结构。,二、SBD SBD在集成电路中可作为二极管独立使用，也可以与晶体管组合构成抗饱和晶体管。 1、
13、SBD版图设计考虑 要求：面积小 ，减小结电容； 串连电阻小，提高钳位效果； 反向击穿电压高。 在设计中，由于 与结电容的要求相矛盾，通常在保证 的前题下，尽可能减小结面积。 对 的要求实际上归结于正向压降，与结面积相关，通常结面积由实验确定。,最初使用SBD，往往出现击穿电压低的问题。研究表明是表面电场畸变引起低压击穿，在电极边缘电场集中，电场强度急剧增加，导致低压击穿。 针对这一问题，制造SBD时，通常采用覆盖电极的方法，将SBD铝电极延伸到窗口以外的SiO2层，分散边缘电场。 此外还有P型环结构，其原理类似，SBD的空间电荷区与P型环空间电荷区连接，分散了边缘电场。 2：SBD图形结构
14、SBD的版图设计在遵循上述设计的原则下，可以灵活掌握。 一个采用P型环SBD结构钳位的双射极，双集电极晶体管如图示 。,4-5 电阻器设计,IC中有扩散电阻、离子注入电阻、金属膜电阻 扩散电阻与集成电路的任一扩散同时完成，不需增加工序、简单易行。 应用最广泛的是硼扩散电阻 此外还有磷扩散电阻，通常用于小阻值电阻或作为第二层内部连线,一、硼扩散电阻： 1.常用图形： 胖 形 阻值小，精度要求高 10102 瘦 形 中等阻值 102103 折迭形 适用高阻值 103104 2.阻值计算： 其中：K1：端头修正因子0.350.55； K2：拐角修正因子0.5（直角）； Weff：有效宽度 Weff=
15、W+mXjc m横向扩 散修正因于0.350.55,3.扩散电阻的误差 设： 则： 一般 虽然相对误差大，但匹配误差很小，这是分立元件 很难达到的：,4、扩散电阻的功耗： 显然电阻的最大功耗与封装形式有关 如TO与扁平封装： 对电阻： 于是单位条宽所允许的最大电流： 即电阻设计中存在最小电阻条宽：,5、电阻最小条宽的选取 综上所述，电阻最小线条宽度 a、受版图设计规则限制; b、受功耗的限制; c、受电阻精度的限制 。 由三者最大值确定。,二、其它扩散电阻 1、磷扩散电阻 主要用作“磷桥”. 2、基区沟道电阻 用于高阻值电阻. 3、外延层体电阻 适于高阻值及温度补偿电阻。,4、外延层沟道电阻
16、构成JFET，夹断电压57V。 具有恒流特性。 在模拟集成电路中可用作参数电流源。 5、隐埋层电阻： 适于低阻值，精度低的场合,三、离子注入电阻,p,p,适于高阻值，高精度电阻。,4-4 版图设计举例,以中速八输入端六管单元TTL“与非”为例 一、电路原理分析及工作点，支路电流估算,二、划分隔离区： T1、T2、T5各占一隔离区； T3、T4共隔离区； T6网络一个隔离区； 电阻一个隔离区； 共划分六个隔离区. 三、确定工艺条件 四、确定版图设计规则 1、最小线条宽度 2、最小线条间距 由WMAT Xj Wd Gmin推出,五、元件设计 1、输入管T1 要求IIH小，选用长脖基区结构，电流容量
17、要求低，其余部份可采用最小面积 2、输出入T5： 要求VOL小，可采用双集电极; Icm大，可采用双基极或双射极; 满负荷时， 对应 考虑 可取,3、T2管： 要求： 高，电流容量低。 采用最小面积晶体管。 4、T3、T4管 T3无特殊要求，采用最小面积晶体管。 T4管存在瞬态大电流. 取120um。,5、T6网络 T6采用最小面积晶体管，为节省面积通常略作变形，将T6、Rb、Rc作为一个整体进行设计。,6、钳位二极管D 按照要求： 当 时： 可采用单独BC结，加隐埋;也可采用BE结，适当加大结面积。 图形布局时，紧靠输入压焊点，以保 证具有一致的地电位。,7、电阻 首先根据设计规划及功耗，精度要求确定电阻条宽，再根据阻值确定条长，太长时，设计成折迭式。,六、排版布线 1、根据管脚排列顺序确定元件的大致 位置。 2、排出内引线的走向及位置 3、根据布局及布线的需要，对电路性 能影响较小的元件图形可作适当调 整。 七、绘制总图,