《4——SPLD内部结构及工作原理.ppt》由会员分享，可在线阅读，更多相关《4——SPLD内部结构及工作原理.ppt（42页珍藏版）》请在三一文库上搜索。
1、1,第四章 SPLD基本结构及工作原理,SPLD的基本结构,主要内容,PROM器件,PLA器件,PAL器件,GAL器件,2,互补输出的输入缓冲电路, 用以产生输入变量的原变量和反变量，并提供足够的驱动能力。,4.1 SPLD的基本结构,3,由一组多输入与门组成，用以产生输入变量的各乘积项。,与阵列,4.1 SPLD的基本结构,4,由一组多输入或门组成，用以产生和项，即将输入的某些乘积项相加。,4.1 SPLD的基本结构,或阵列,5,SPLD的输出电路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。,根据与门阵列、或门阵列和输出电路结构的不同，简单的低密度PLD可分为PROM、P
2、LA、PAL、GAL四种基本类型，下面分别进行讲解。,4.1 SPLD的基本结构,6,4.2 PROM器件,（1）基本结构,（2）特点,“与”阵列固定，不能编程，“或”阵列可以编程。,与阵列是一个全译码电路，即n个输入量总共有2n个不同的组合积项输出，因此有2n 条积项线。,与阵列的固定连接关系造成芯片面积的浪费，利用效率低。,7,（3）应用设计,例1：用PROM构造半加器,C=A0A1,4.2 PROM器件,8,例2: 用PROM实现22乘法器,9,4.3 PLA器件,（1）基本结构,与阵列不采用全译码方式，标准的与或表达式已不适用，需要把逻辑函数化成最简的与或表达式。有多个输出时，要尽量利
3、用公共的与项，以提高阵列的利用率。,（2）特点,“与”阵列和或”阵列都可以编程，方便了设计工作。,算法复杂, 器件运行速度下降,制造工艺复杂，价格高。,10,基本思想：根据PLA结构，安排每个积项占一条积项线，在不同输出函数中如有相同积项，则共享。每个输出函数有n个积项，就在或阵列上将它的纵向线与相关的n个积项线相连。,简单地说，用PLA实现组合逻辑函数时，先将函数化简为最简与或式，再把对应的与项或起来即可。,例：用PLA实现以下组合逻辑函数电路,（3）应用设计,4.3 PLA器件,A B C,O1 O2 O3,A B,A C,B C,11,采用熔丝编程方式，只能一次性编程。,4.4 PAL器
4、件,（1）基本结构,左图为最简单的PAL器件结构。目前常见的PAL器件中，输入变量最多可达20个，与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的可达16个。,（2）特点,“与”阵列可编程，“或”阵列固定。,12,为了扩展电路的功能，并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。,（2）特点,具有多种形式的输出结构,根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出、可编程输入/输出、寄存器输出、异或输出以及运算选通反馈输出等几种类型。,13,专用输出结构,这种结构的输出端只能作输出用，不能用作输入。
5、输出端可以是或门、或非门，或者互补输出结构。因电路中不含触发器，所以只能实现组合逻辑电路。,常用的产品有 PAL10H8(10输入，8输出，高电平输出)、PAL10L8(10输入，8输出，低电平输出) 、PAL16C1(16输入，1输出，互补型输出)等。,（3）PAL的输出结构,14, 可编程输入/输出结构,这种结构在或门输出之后增加了一个三态输出缓冲器，它的控制端OE由与阵列的第一个乘积项控制，可直接送往输出，也可作为输入用。,常用的产品有 PAL16L8、PAL20L10等。,当OE=0时，三态输出呈高阻态，I/O引脚作输入使用； 当OE=1时，三态门选通，I/O引脚作输出使用。,（3）P
6、AL的输出结构,作输出使用时，也可将输出再经互补输出的缓冲器反馈到与阵列输入，用于实现复杂的组合逻辑电路。,15, 寄存器输出结构,常用的产品有 PAL16R4、PAL16R8等。R表示寄存器输出型。,（3）PAL的输出结构,16, 异或输出结构,这种结构的输出部分有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅便于对与或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持操作。,该种结构的产品有 PAL20X4、PAL20X8(X表示异或输出型)等。,Y,Q,（3）PAL的输出结构,17,在异或门的基础上，将触发器的输出反馈到运算选通逻辑电路，与输入项
7、进行组合后送与阵列进行编程，可获得16种可能的逻辑组合。,（3）PAL的输出结构,运算选通反馈结构,这种结构的产品有PAL16A4(A表示运算选通反馈输出型)。,18,图示电路即为经过编程产生16种运算结果的PAL。,19,例：用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小在05、6 10、11 15哪一个区间之内。,（4）PAL的应用,20,21,GAL器件分两大类：一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8、GAL20V8、 ispGAL16Z8等；另一类为新型GAL，其与或阵列均可编程， 与PLA结构相似，代表器件为GAL39V8。,4.5 G
8、AL器件,GAL是在PAL的基础上发展起来的，具有和PAL相同的与或阵列，即可编程的与阵列和固定的或阵列。不同的是它采用了电擦除、电可编程的E2PROM工艺制作，可以用电信号擦除并反复编程上百次。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），可以将OLMC设置成不同的输出方式。这样，同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，可取代大部分PAL器件， 因此称为通用可编程逻辑器件。,（1）概述,22,优点：,（2）GAL器件的特点,缺点：,采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数
9、秒钟，可改写 百次以上。,速度快、功耗低。存取时间为1240ns，功耗仅为双极型PAL的1/2或1/4，编程数据可保存20年以上。,采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的灵活性和通用性。,可预置和加电复位所有寄存器，备有加密单元。,仍属于低密度PLD，规模小，每片相当于几十个等效门电路，只能代替 24片MSI器件。,在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清零，还不能充分发挥其作用。,23,GAL和PAL在结构上的区别,适当地为OLMC进行编程，GAL就可以在功能上代替PAL各种输出类型及其派生类型,24,（3）GAL器件的基
10、本结构(以GAL16V8为例),GAL16V8 引脚图,8 个 I/O 端,1 个时钟输入端,1 个输出使能控制输入端,25,GAL16V8 逻辑图,输出逻辑宏单元 (Output Logic Macro- Cell，简称 OLMC),与阵列,输入电路,26,27,OLMC 中含有或门、 D 触发器和多路选择器等， 通过对 OLMC 编程可得 到组合电路输出、时序电 路输出、双向 I/O 端等多 种工作组态。,GAL16V8 逻辑图,28,64x32,16x64x8,29,（4）GAL的输出逻辑宏单元OLMC,1个8输入或门 1个异或门 1个D触发器 4个多路选择开关 4个控制字,30,由OL
11、MC的结构图可以看出，OLMC中的异或门和四个多路选择开关由四个结构控制字XOR(n)、AC0、AC1(n)和Syn编程控制。其中XOR(n) 和AC1(n)是各个OLMC自己的控制字，n代表OLMC的编号，这个编号与每个OLMC连接的引脚号码一致； AC0和Syn为8个OLMC共用的控制字。,OLMC的结构控制字,这些控制字集中放在一个行地址为第60行的具有82位的结构控制字中。,31,8输入或门,每个OLMC包含或阵列中的一个8输入或门，或门的每一个输入对应一个乘积项（与阵列中的一个输出），故或门的输出为若干个乘积项之和。或门的输出接到异或门的一个输入端。,异或门,异或门用于控制或门输出信
12、号的极性。异或门的另一个输入端为结构控制字中的1位XOR(n)，当XOR(n)端为1时，异或门起反相器作用；否则为同相输出。异或门的输出直接送到D触发器的输入端。,D触发器,D触发器用于锁存异或门的输出状态，使GAL能实现时序逻辑电路。,XOR(n),32,PTMUX由编程的控制字AC0和AC1(n)加到与非门G1输出后进行控制。当AC0或AC1(n)=0时，第一个积项通过PTMUX输出到或门的输入端，作为或门的一个输入积项；当AC0=AC1(n)=1时，第一个积项不能作为输入项，可被选为三态门的控制项。此时PTMUX输出为0，对或门输出没影响。,4个多路选择开关,积项选择多路开关PTMUX,
13、是一个二选一开关电路，它的输入端来自可编程与阵列中的8个积项中的第一个，由编程决定这一积项用作输入项还是用作三态门的控制项。,33,当AC0 AC1(n)=00时，TSMUX输出为固定高电平，三态门始终选通，I/O(n)端只能作输出使用。,当AC0 AC1(n)=01时，TSMUX输出为固定低电平，三态门工作在高阻状态，无输出，此时I/O(n)端可作输入使用。,当AC0 AC1(n)=10时，TSMUX输出为公共控制信号OE，三态门的工作状态由外接OE信号控制。OE=1时，I/O(n)端作输出用； OE=0时，I/O(n)端作输入用。,当AC0 AC1(n)=11时，TSMUX输出为由与阵列来
14、的第一个积项，则由与阵列来的各组的第一个积项分别控制各自的三态门的输出。,这是一个四选一开关电路，它的输入有：第一个积项、8个OLMC的共用控制信号OE、固定的高电平VCC和固定的低电平(地)。选择控制由控制字AC0和AC1(n)实现。输出三态门共有四种控制选择。,三态门控制选择多路开关TSMUX,34,当AC0和AC1(n)为其它三种组合时，选择异或门直接输出到三态门。,输出选择多路开关OMUX,35,选择控制由三个结构控制字AC0、 AC1(n)和Syn的组合实现。,当AC0 AC1(n) Syn=11x时，FMUX的输出选为本级的I/O。,当AC0 AC1(n) Syn=0x1时, FM
15、UX的输出选为相邻单元的输出。,当AC0 AC1(n) Syn=0x0时，FMUX的输出为固定低电平。,反馈选择多路开关FMUX,36,（5）OLMC组态,OLMC是由对Syn、AC0、 AC1(n) 和XOR (n)进行编程决定四个多路选择开关和异或门的输出，共有四种组态。,37,专用输入组态,此时AC1(n)1，AC00，使TSMUX输出为0，三态输出缓冲器的输出呈现高电阻，本单元输出功能被禁止。,38,O(n),专用组合输出组态【AC0=0，AC1(n)0】,FMUX选择接地，本单元和相邻单元的反馈信号均被阻断,PTMUX选择1，第一与项送入或门,OMUX选择0，跨过DFF,TSMUX选择VCC，三态门常通,39,选通组合输出组态【 AC0=AC1(n)=1,且SYN=1 】,输出信号反馈到与阵列。,与专用输出组态相比，有两点不同：,三态门使能端接第一与项；,40,寄存器输出组态【AC0=1，AC1(n)0】,OMUX选中1端，DFF的Q端输出,41,42,GAL的输入特性和输出特性,（1）输入缓冲电路，是一种较为理想的高输入阻抗器件，在正常的输入电压范围内，输入端漏电流不超过10A。 （2）输出缓冲电路采用单一类型的N沟道增强性MOS管，不会出现CMOS电路的锁定效应，输出具有“软开关特性”。,