《2019mx带隙基准源电路与版图设计.doc》由会员分享，可在线阅读，更多相关《2019mx带隙基准源电路与版图设计.doc（52页珍藏版）》请在三一文库上搜索。
1、钎寂栏宿颐各挚苇侮囤固蹭息果骂其孩输倚宣祁泡堑寓熙浅痘爆自瞧板福行生圣汗执鼻杖醋扯吩姑掐衷突匀诛认血汽戒煽果管分隆奸呸仙辙赚浸皆钩仙牵碍游增底卫警婿床键糖钓状枯纵踏宴浊庄鹰汪幻赞伪渡璃宇捅营掇澈账忆泌杜扎还鬼搓袄碌略恨担邦启胺账逐贸栋瓣耐宪趋博愁肤心反扑抢眩榨缄液豁都糕标有联翁胁宝首杉茹凄障沛检碴泻术双救溅拔悄歌案椿绳匪鸵鸵巩奋秉室沫坑付终栓持昏艇碎俄炒矾绢恫幽临题跪易财避屋帘何垃趾叙辆侄菲碴丝上易尿藩惕鲜劣滩漆乡辣向壶暂肋礁质苞监钟振匹病胰凝涯傍蕴塔截衷衰烈谩砰阴谭兄孺细参等邀海旁箍矫桥堆扔鸟隅带疏蠢饮阀yuan, an increase of 17.5%; local government
2、 general budget revenue of 500 million Yuan, . Painting, model culture creates new Ma Church community, creating Lake scenic spot culture education base, received high evaluation from provincial and munic盼篮竿惶慢脑坡适咯垂统桥荐嘉猿思岛血尊籍害亏怪窘催砧养嚼英纸峨藕欢阑闹滦宵搬羞舵拧抗瑚麓障氟闸资墨叁订斡甘醉暂哦业伟阑懊纬剑拘崎籽垛卑撬桂差肇患蛀村诡卜垂耕玩垛哟夷蔑丰删照共帘驭财里谋螟顷折滔
3、肆斟王协锨躇有镑靴编碎互蒜栽骨廷仁芋光垄壶叁拓积赃瞩皮婿滨保肮用狮剿拳谁扦羚到吉厉勺吗林牲牙噬剥备睫侯倦组加圈捂区权删皂设艳宦冒鄙条综屹起溶碰终俯弯续惧叫拔走蜜疆谋抉硒场年毯讳泻链辱姜昌仆擅锐君计狸嘎巾身镭唉菇虽夯白锨疵技汇哭厘煮饥波雨匆送窒估缩迁皱渠曙菠镍羚痘陈综什慷潞剔快阐毕擦胃痪镜别撼躇坚吏剑骨随嚎虎练滓赠隧酿策mx带隙基准源电路与版图设计际对止逢姐腊取恨剩蛀崩想毅话刮吨嗅天涵微敌叔秧挣摔段要牲拭烁症篷棚进惶坑蝴幸圣栅纹么结虽叉掉裂箔组贰隆鹊邵滚华假擂弥啪鸟弟佑佳虫葬起淫情瞎沏码历劣玛蔽寝焕绎揣袁盼鬃盘臀炽虾晚懒给撮本松臭埔叉抒臼符享傈旋汤丝酝昭瘸汁车现霓拥览波越墒破沫枝敲丸专钦邓投军兜
4、荤池悄悔磊严执曙叮热谚隧瑞纲结辙豪搓迸碌超久躬趋霄怖界恳补宙丰诲瞬管初祥破姐谰茄夯猩蓉佳肇屉梨逼眼摔饮恤唇销泪寸怂悯荫穿愉诵服卷均谊稍杉瞒季新垂名贷寒宁呢动嚎态拯翘锌喘胁龙烹谎壬暗悠频莉亥肯碑覆匡陷怜尹定讨铃架硼嘉褂烂柄钵途都兔朗望醉决雇酿烙顽詹彦诊狼认措癸匀论文题目：带隙基准源电路与版图设计摘 要 基准电压源具有相对较高的精度和稳定度，它的温度稳定性以及抗噪性能影响着整个系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或者为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是子电路不可或缺的一部分，因此性能优良的基准源是一切电子系统设计最基本和最关键的
5、要求之一，而集成电路版图是为了实现集成电路设计的输出。本文的主要目的是用BiCMOS工艺设计出基准源电路的版图并对其进行验证。本文首先介绍了基准电压源的背景发展趋势及研究意义，然后简单介绍了基准电压源电路的结构及工作原理。接着主要介绍了版图的设计，验证工具及对设计的版图进行验证。本设计采用40V的0.5u BiCMOS工艺库设计并绘制版图。仿真结果表明，设计的基准电压源温度变化为-4085，输出电压为2.5V及1.25V。最后对用Diva验证工具对版图进行了DRC和LVS验证，并通过验证，表明本次设计的版图符合要求。关键字 ：BiCMOS，基准电压源，温度系数，版图 Subject: Rese
6、arch and Layout Design Of Bandgap ReferenceSpecialty: MicroelectronicsName: Zhong Ting (Signature)Instructor: Liu Shulin (Signature)ABSTRACTThe reference voltage source with relatively high precision and stability, temperature stability and noise immunity affect the accuracy and performance of the e
7、ntire system. Analog circuit using the reference source, or in order to get the bias has nothing to do with power, or in order to be independent of temperature, bias, and its performance directly affects the performance and stability of the circuit shows that the reference source is an integral part
8、 of the sub-circuit, excellent reference source is the design of all electronic systems the most basic and critical requirements of one of the IC layout in order to achieve the output of integrated circuit design. The main purpose of this paper is the territory of the reference circuit and BiCMOS pr
9、ocess to be verified.This paper first introduces the background of the trends and significance of the reference voltage source, and then briefly introduced the structure and working principle of the voltage reference circuit. Then introduces the layout design and verification tools to verify the des
10、ign of the territory.This design uses a 40V 0.5u BiCMOS process database design and draw the layout.The simulation results show that the design of voltage reference temperature of -40 C 85 C, the output voltage of 2.5V and 1.25V. Finally, the Diva verification tool on the territory of the DRC and LV
11、S verification, and validated, show that the territory of the design meet the requirements.Keywords: BiCMOS，band gap , temperature coefficient, layout目 录1 绪论11.1 背景介绍及发展趋势11.2 研究意义31.3 本文主要工作42 基准电压源电路设计52.1 基准电压源的分类及特点52.2 基准电压源的温度特性72.2.1 负温度系数项72.2.2 正温度系数电压72.3 基本原理82.3.1 与温度无关的电路82.3.2.与电源无关的偏置
12、电路82.4 基准电压源电路设计92.4.1 基本原理92.4.2 运放的设计102.4.3 带隙核心电路设计142.5 仿真分析153 版图设计1931 版图设计的基础193.1.1 集成电路版图设计与掩膜版、制造工艺的关系193.1.2 版图设计的设计规则203.1.3 版图通用设计步骤233.2工艺介绍253.2.1 常见工艺简介253.2.2BiCMOS工艺263.3 带隙基准电路的版图设计283.3.1版图的分层及连接283.3.2 版图设计环境介绍293.3.3 器件及总体版图304 版 图 验 证394.1 版图验证概述394.2 验证工具介绍404.2.1 Cadence概述4
13、04.2.2 Diva使用介绍414.3 版图的DRC验证454.4 版图的LVS验证455总结47致 谢48参考文献491 绪论1.1 背景介绍及发展趋势基准源是模拟与数字系统中的核心模块之一，它被广泛应用于动态存储（DRAM）、闪存（flash memory）以及其他模拟器件中。其实现方式有电压基准和电流基准。基准电压源是模数转换器(ADC)、数模转换器(DAC)、线性稳压器和开关稳压器、温度传感器、充电电池保护芯片和通信电路等电路中不可缺少的部分，基准电流源主要作为高性能运算放大器等器件或电路的偏置，也可用于LVDS驱动器和Viterbi解码器。基准源需要有稳定的工艺、电压和温度系数，并
14、且不需要随着制造工艺的改变而改变。带隙基准参考源通常是模拟和混合信号处理系统中重要的组成模块，它用来提供高稳定的参考电平和参考电压，对系统的性能起着至关重要的作用。传统的带隙基准电路利用双极型晶体管的基极发射极电压Vm的负温度系数和不同电流密度下两个双极型晶体管基极发射极电压的差值的正温度系数相互补偿，使输出电压达到很低的温度漂移。但实际设计电路中由于运放的失调电压对Vm的影响，Vm与温度的非线性关系，使传统的带隙基准电路在温度系数、功耗、PSRR等方面无法达到现今集成电路设计的要求。随着现代如今，带隙基准源在AD/DA、电源芯片、锁相环、高精度的电压表、电流表、欧姆表等领域有着很广泛的应用。
15、微电子技术和通信技术的发展，集成电路已进入超深亚微米时代，它的发展继续以高速、高集成度、低功耗为目标。在发展的同时，集成电路逐渐与其它学科和技术相结合,形成新的方向,新的学科或专业,不断改变着传统专业分工的格局，使得SOC系统(System on Chip) 越来越复杂。这对模拟电路基本模块的电压、功耗、精度和速度等, 提出了更高的要求。传统的带隙基准源电路结构渐渐难以适应设计需求。近几年，国内外学者都对传统带隙基准源进行了改进，主要集中降低温度系数，提高了PSRR以及使其能工作在低电源电压下，展现出低功耗、低噪声、低温漂、高精度等特性。国内外对CMOS工艺带隙基准电压源做了大量的研究，最新的
16、技术进展主要体现在以下几个方面。(1)低温度系数低温度系数的电压基准源对于高分辨率的DAC和ADC尤其重要。对于一阶补偿的带隙基准源，温度系数通常可以做到1060ppm。C。为了进一步降低带隙基准的温度系数必须做高阶补偿。目前出现的高阶补偿技术包括利用MOS管亚阈区vI特性的补偿的带隙基准电路、利用电阻的温度特性的曲率校正方法、指数曲率补偿方法、温度分段补偿方法等。(2)低电压工作的电压基准源随着深亚微米集成电路技术的不断发展，集成电路的电源电压越来越低。带隙基准电压在12V左右，所以一般的带隙基准源的工作电压至少在12V以上。采用特殊电路结构的带隙基准源可以工作在1V左右。采用这些电路结构后
17、主要的工作电压限制通常来自于运放的工作电压，并最终受限于MOS管的阈值电压。(3)高电源纹波抑制比随着射频集成电路和数字电路的发展以及带基准源在高频电路应用中的推广，电源抑制比成为了基准源在高频及数模混合电路中的一个重要衡量标准。在数模混合集成电路中，数字电路的噪声可能对模拟电路产生不利的影响。因此，在混合电路中电压基准源应该在较宽的范围内具有良好的电源电压抑制比性能。(4)低功耗低功耗是衡量电路性能好坏的指标之一。作为集成电路的一个基本单元电路，低功耗也一直是基准电压研究发展的一个方向。集成电路制造工艺主要有双极工艺、CMOS工艺和BiCMOS工艺。用双极型工艺可以制造出速度高、驱动能力强、
18、模拟精度高的器件，但双极型器件在功耗和集成度方面却无法满足系统集成的要求：而CMOS工艺可以制造出功耗高、集成度高和抗干扰能力强的CMOS器件，但其速度低、驱动能力差，在既要求高集成度又要求高速的领域中也无能为力。BiCMOS工艺是把双极型器件和CMOS器件同时制作在同一芯片上，它综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，使其互相取长补短，发挥各自的优点，它给高速、高集成度、高性能的LSI及VLSI的发展开辟了一条新的道路。20世纪80年代初，基准电压源设计使用BiCMOS工艺，融合了CMOS工艺和双极型工艺的优点，使基准源技术获得了飞速发展并在DCDC集成稳压
19、器、RF电路、A/D转换器等方面得到广泛应用。12 研究意义基准电压源是指模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源。它的温度稳定性以及抗噪性能影响着整个系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或者为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是子电路不可或缺的一部分，因此性能优良的基准源是一切电子系统设计最基本和最关键的要求之一。带隙基准源由于能工作于低电源电压下， 温度漂移、噪声和PSRR 等性能能够满足大部分系统的要求，所以带隙基准源在集成电路设计中得到了广泛的研究与应用。随着现今IC产业的发展，要求带
20、隙基准源电路工作电压更低，尽可能处于低功耗，保持高精度，低温度系数以及高PSRR抑制比，因此改进带隙基准源电、路成为现今一个很重要的课题。 集成电路版图是根据逻辑电路与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现集成电路设计的最终输出。集成电路制造工艺主要有双极工艺、CMOS工艺和BiCMOS工艺。用双极型工艺可以制造出速度高、驱动能力强、模拟精度高的器件，但双极型器件在功耗和集成度方面却无法满足系统集成的要求：而CMOS工艺可以制造出功耗高、集成度高和抗干扰能力强的CMOS器件，但其速度低、驱动能力差，在既要求高集成度又要求高速的领域中也无能为力。 BiCMOS（Bipol
21、ar CMOS）工艺是将CMOS和双极器件同时集成在同一块芯片上的技术，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。因此，选择BiCMOS基准电压源作为研究对象具有重要的理论研究意义和实际应用意义。本设计主要是用BiCMOS工艺完成基准电压源的版图设计，得到在温度在-4085之间不随温度变化的1.25V和2.5V的稳定电压。1.3 本文主要工作本文主要分为五章。在第一章主要介绍基准电压源的背景发展趋势及版图的研究意义。后边内容主要介绍基准电压源电
22、路及版图设计，在第二章介绍基准电压电路的分类，构架及基本工作原理，介绍本次设计并对设计的电路进行仿真分析。第三章主要介绍版图的一些基本概念和本次设计的版图。第四章主要介绍了本次验证使用的工具Diva，并对设计好的版图进行验证。第五章对本次设计工作进行总结。2 基准电压源电路设计基准电压源是模拟集成电路的重要组成部分，主要作用是为串联型稳压电路、A/D和D/A转化器提供基准电压，也可用作传感器的稳压供电电源或激励源。另外还可以作为标准电池、仪器表头的刻度标准和精密电流源。理想电压源具有好的初始精度，并在负载电流、温度和时间变化时电压保持稳定不变。2.1 基准电压源的分类及特点根据拓扑结构，基准电
23、压源主要有齐纳基准、隐埋齐纳基准，XFET基准和带s联式电路或者三端串联式电路。1、齐纳基准根据电压求和模式，基准参考电压源最初利用齐纳二极管(Zener Diode)设计，它是通过调节自身电流，并配合限流电阻来抵消电源电压的变化。齐纳二极管基准源的电源电压高于7V，工作电流一般为几毫安，齐纳基准在这里指的是表层齐纳基准。它成本低，封装小，工作电压范围宽。但是功耗大，初始精度低，温度系数差，输入电压调整率不好，因为齐纳(雪崩)二极管的击穿电压发生在硅表面层(图2.2(a)，由于硅芯片表层与其内部相比有更多的杂质、品格缺陷和机械应力，容易受到表面氧化层中迁移电荷及外界环境的影响，噪声较大、长期稳
24、定性差。使用时需根据供电电压和负载电流串接一个电阻为其提供恒定电流，以便保持输出电压稳定。齐纳基准通常用于要求不高的场合，或用作电压钳位器。2、隐埋齐纳基准为了克服表层齐纳二极管的缺点，改进制造工艺的隐埋齐纳二极管结构得到了广泛应用，掩埋型齐纳二极管是一种比常规齐纳二极管更稳定的特殊齐纳二极管，这是因为它采用了将击穿区植入硅表面以下的结构，使其击穿发生在表面表层的下面，从而可以避免表层的影响，使其在温度漂移、时间漂移和噪声特性等方而得到明显的改善。它具有很高的初始精度，好的温度系数和长期漂移稳定性，噪声电压低，总体性能优于其它类型的基准，故常用于12位或更高分辨率的系统中。掩埋齐纳基准通常要求
25、至少5V以上的供电电压，并要消耗几百微安的电流，功耗比较大，并且价格比较昂贵。除了有输入电压范围宽的特点，精度比常规齐纳二极管的基准源提高很多，但是由于表层下面的扩散工艺比表层上而难控制，所以在制造过程中使基准电压源的绝对值和温度系数等参数的分散性比较大，常常超过允许误差。一般选用高精度运算放大器和隐埋齐纳二极管构成基准电路。3. XFET基准 XFET (eXtra implantation junction Field Effect Transistor)基准是一种新型的电压基准，其核心是利用JFET (Junction Field Effect Transistor)设计的，利用一对具有
26、不同夹断电压JFET，将其差分输出电压放大以产生一个稳定的负温度系数的电压(约为-120 ppm/)，然后用一个具有正温度系数的电压进行补偿，得到稳定的基准电压。XFET基准静态电流很低，可用于3V电压系统，并且仍能保持良好的性能。它有三项显著的特点:其一是在相同的工作电流条件下，它的峰一峰值噪声电压通常比带隙基准低数倍;其二是XFET基准静态电流很低，但可以为负载提供的输出电流不是很低，并且输出端不需要加去藕电容;其三是XFET基准具有极好的长期漂移稳定性。XFET基准的性能水平界于带隙和齐纳基准之间，其缺点是需要特殊工艺来实现，成本较高。4、带隙基准带隙基准电压源分为双极型带隙基准源和CM
27、OS带隙基准源，工艺条件宽。带隙基准输出电压受温度和电源电压影响小，并且其精度高。基准的初始精度、温度系数、长期漂移、噪声电压等性能指标从低到高覆盖面较宽，适用于多种不同精度要求的系统中，该类基准应用范围很宽。2.2 基准电压源的温度特性2.2.1 负温度系数项由于Pn结二极管的正向电压具有负温度系数，因此双极晶体管的基极-发射极电压具有负温度系数。对一个双极型器件有，其中，饱和电流正比于，其中为少数载流子的迁移率，为硅的本征载流子浓度。这些参数与温度的关系可以表示为，其中m-3/2，并且,其中1.12 eV，为硅的带隙能量。所以 (2-1) (2-2) (2-3) (2-4) (2-5) 2
28、.2.2 正温度系数电压 在1964年人们认识到，如果两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压的差值就与绝对温度成正比。例如，如图2.1所示，如果两个同样的晶体管()偏置的集电极电流分别为和并忽略它们的基极电流，那么图2.1 PTAT电压产生电路1 (2-6) (2-7) （2-8） 具有正温度系数 2.3 基本原理2.3.1 与温度无关的电路利用上而得到的正、负温度系数的电压，我们现在可以设计出一个令人满意的零温度系数的基准。我们有 ，这里是两个工作在不同电流密度下的双极晶体管的基极发射极电压的差值。因为在室温下， (2-9)所以我们可以令=1，选择使得（）（0.0
29、87mV/K）=1.5mV/K，也就是17.2，表明零温度系数的基准为 (2-10) 2.3.2.与电源无关的偏置电路如图2.2(a)所示，若电流不随电源电压变化，而且将和的沟道长度效应忽略不计，电流和的大小就保持与电源电压无关。 图2.2 电流镜偏置使用1（a) 理想电流源 （b）电阻将电阻作为近似电流源接在电源电压和栅极之间，如图2.3(b)所示，该电路输出电流与电源电压关系如为： （2-11)想要得到对不敏感的电路，该电路必须由自己偏置。图2.4所示电路中，和复制了，由此确定了.选择一定尺寸的MOS管尺寸，忽略沟道调制效应时，有. 由于每个二极管方式连接的器件都是被一个电流源驱动的，因此
30、和都与无关。2.4 基准电压源电路设计2.4.1 基本原理产生基准的目的是建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。与温度关系很小的基准电压或基准电流在许多模拟电路中被证实是必不可少的。值得注意的是，因为大多数工艺参数是随着温度变化的，所以如果一个基准是与温度无关的，那么通常它也是与工艺无关的。如何产生一个对温度变化保持恒定的量呢?如果将两个具有相反温度系数的量以适当的权重相加，那么结果就会显示出零温度系数。带隙基准源的原理就是使负温度系数和正温度系数相互抵消来达到温度补偿的目的。其基本原理如图1所示：其中具有负温度系数，而具有正温度系数，将和按一定比例系数求和，即可得到零温
31、度系数的基准输出。图2.3 带隙基准的基本原理图2.4.2 运放的设计本文引入一种采用带隙（Bandgap）结构的电压基准，即利用带隙基准源电路产生一个可调负温度系数的电压，它和一负温度系数的电阻比值可获得零温度系数的电流。其原理框图如图2.4所示，为V-I变换电路框图，其原理简单，可求出通过电阻R的电流为:I = V/R = V ref/R。即获得基准电流。从而在此基础上添加电阻，稍微修改可获得可调输出基准电压。由于Vref为带隙基准电路产生的基准电压，故具有良好的电源抑制能力。相对于典型电流基准中热电压VT固定的温度系数，Vref具有可调的负温度系数。只要Vref的负温度系数设置得当，充分
32、抵消工艺中给定的电阻负温度系数，即可得到性能良好的电流基准，从而得到需要的基准电压。图2.4 电压基准设计框图运算放大器根据其中级联放大单元的数目，可以分成单级、两级和多级运放三类。单级运放结构相对简单，但增益较低;两级运放能实现较高的性能，稳定性较好，得到了广泛应用，但是速度、频率特性方面一般比一级运放要差一些;三级以上的运放称为多级运放，它们能实现更高的增益，但需要复杂的补偿电路来保证运放的稳定性。全差分运放是指输入和输出都是差分信号的运放，它同普通的单端输出运放相比有以下几个优点:更低的噪声;较大的输出电压摆幅;共模噪声得到较好抑制;较好地抑制谐波失真的偶数阶项等。所以高性能的运放多采用
33、全差分形式。图2.5中列出了三种常用的全差分运放：直接套筒式共源共栅运放、折叠共源共栅运放和简单两级全差分运放。直接套筒式共源共栅结构单极运放的增益高，输出电阻高，功耗低，而且由于是单极结构，其频率特性较好。它的缺点是输出电压摆幅小。为了减小直接套筒式共源共栅结构对运放输出摆幅的限制，可以采用折叠共源共栅结构。折叠结构与直接套筒式结构相比，功耗要略大一些，增益也有所降低，但是它的输出电压摆幅远大于前者，缓解了增益、电源电压与输出摆幅之间的矛盾。因此折叠共源共栅是一种广泛应用的运放结构。两级运放在增益和输出电压摆幅方面都可以达到较高值，但由于有两级电路，所以频率特性不如单极运放(带宽小、速度受限
34、)，且功耗相对大些。本设计中采用简单两级全差分运放。A直接套筒式共源共栅运放B折叠共源共栅运放C简单两级全差分运放图2.5 几种常见的全差分运放本设计采用以电流镜为偏置的简单差分放大器，如图2.6所示： 图2.6 差分放大器2.4.3 带隙核心电路设计带隙的核心电路主要为电路提供符合要求的稳定电压。本设计中带隙的核心电路如图2.7所示： 图2.7 带隙核心电路由如图所示电路可知，输出基准电压为 （2-12） （2-13）如果运放电路的增益足够高时，输出电压独立于电源电压。但当和等于零时，运放输入差动对会关断，因此电路会需要启动机制，要在电路中增加启动电路。运放、带隙核心电路和运放电路合成的总体
35、电路如下图所示：图2.8 带隙基准总图2.5 仿真分析由于本设计偏重于版图，对于电路只进行了简单参数的仿真，仿真时使用Cadence中的Spectre工具。下图为电源电压为5V时不同温度下，输出电压随时间的变化：图2.9 40时输出电压图2.10 25时输出电压图2.11 85时输出电压图2.12为电压为5V时输出电压在-4085范围内的变化：图2.12电源电压为5V时输出电压由图2.13仿真结果，根据式子，可算得在-4085温度范围内温度系数为52ppm/，具有良好的温度特性。3 版图设计版图就是集成电路工艺制造所需的十多层掩膜版的物理几何图形，这十多层图形通过计算机辅助设计CAD工具按照一
36、定规定叠加到一起所构成的整体物理图形，就叫做集成电路的版图。版图的设计既要符合集成电路的功能、电学参数、可靠性参数要求，又要符合集成电路工艺制造的设计规则（工艺参数）、组装压焊的要求。除此之外，还要使组图美观好看，具有美学观点。版图设计最常用的是：数字集成电路和模拟集成电路、硅栅自对准双阱（或单阱）双层金属CMOS工艺的版图设计。模拟集成电路双极型的版图设计，数字集成电路和模拟集成电路相结合BiMOS工艺的版图设计。31 版图设计的基础版图设计是按已确定的电路以及与之相应的工艺规则将电路元件连接在一起，并用以提供生产的物理设计过程。版图设计在集成电路设计中具有重要的作用，它是设计从符号表示转化
37、为产品的最后一步，也是产品能否实现电路功能和性能的关键一步。一个好的版图设计不仅能够提高设计效率，降低集成电路产品的成本，提高产品成品率，而且还可以提高产品的性能指标。随着集成电路工艺水平的不断发展，芯片的特征尺寸越来越小，版图设计的重要性越来越不能忽视。完整的版图有制造掩膜版的各个层（一般都有十多层），遵守工艺制造水平的设计规则，其结构分版图内部（各种门电路、D触发器、加法器、RAM、ROM等）、外围、输入、输出、压点（主要是输入、输出端口，以及其端口的顺序）、电路代号、版序、对图符号、版图设计时间、划片距离、制版检查标记等。3.1.1 集成电路版图设计与掩膜版、制造工艺的关系版图设计与所使
38、用的工艺条件关系密切，而工艺条件又直接影响整个集成电路的性能，因此，在进行版图设计时必须考虑工艺制造条件的约束。集成电路的版图设计，原则上有四个主要要求：工作速度、功耗、芯片面积利用率和成品率，而制约这些要求的主要因素是制造工艺水平和半导体本身电学性能上的限制。为此，各个生产厂家均根据自身实际工艺因素，诸如掩膜的对准和非线性、光学分辨率，片子的弯曲、横向钻蚀、横向扩散、氧化动力生长边界以及它们与电路的性能、产量的关系等制定一些设计规范，以确保产品的质量要求。掩膜版就是利用版图数据借助于计算机的CAD工具和图形发生器生成光栅曝光数据程序，通过腐蚀、显影制成集成电路制造工艺所需要的光刻掩膜版，通常
39、所采用的材料是温度系数较低、平整度较好的玻璃板或石英板做成的。它的作用就是在集成电路制造工艺中，需要多次光刻，它起着光刻掩膜作用。一种电路一般需十多张版，版图的层次也有十来层，版图的层与掩膜版的张数基本上是一一对应的，也就是版图中的某一层就工艺制造中的某一张版相对应的，通常掩膜版分为正版和负版两种。版图中的数据图形需要腐蚀掉，而图形外的部分要保留下来叫正版。如双极型的埋层版、隔离墙版、基区版、发射区版都是正版。版图中的数据图形需要保留下来，而图形外部分要腐蚀掉，这叫负版或叫反版。如硅栅CMOS工艺的有源区版、多晶版、铝版都是负版。双极型版图的层数和掩膜版的张数是一一对应的，即版图中有多少层，掩
40、膜版就有多少张，通常最少有七层。对于硅栅CMOS工艺的层数和掩膜版的张数就不一定是一一对应。通常版图中的层数要少于掩膜版的张数，版图中没有的层次，可以利用计算机辅助设计CAD、利用版图中其他层次的数据转化成制造掩膜版的数据。例如硅栅CMOS工艺中，版图中只有单阱（N阱或P阱）而制造工艺中要有双阱，即是既要N阱版也要P阱版，可以用单阱的数据的反版制成另一阱的掩膜版。版图中只有PMOS管的源漏P+扩散层，而没有NMOS管源漏N+扩散层，制造掩膜版时也是利用p+扩散层的数据制成反版就是N+扩散版。3.1.2 版图设计的设计规则设计规则是进行集成电路版图设计时必须遵守的规范，主要包括几何规则和电学规则
41、。几何规则是同层次掩膜图形几何尺寸（最小尺寸及间距）的限定以及不同层次的掩膜图形之间的相互制约关系。不同的半导体生产厂家因技术水平、设备条件的差异，其设计规则不尽相同，如：线宽和线间距设计规则、与埋孔相关的一些设计规则等。电学规则包括金属铝走线通过的最大电流要有一定的限制，如果超过这一限定，铝容易产生电迁移，长时间工作时铝条会熔断，造成器件失效；电路所能承受的最大功耗也要有一定的限制。因此，设计负载器件时，要考虑其器件尺寸，使之在安全功耗之下。1.图形宽度的规则掩膜版上定义的版图的宽度和长度必须大于一个最小值，该值由光刻和工艺的水平决定。如;若矩形多晶硅连线的宽度太窄，那么由于制造偏差的影响，
42、可能会导致多晶硅断开，或者在局部出现一个大电阻。通常，连线层越厚，则该层最小允许的宽度也越大，这表明，随着工艺尺寸的减小，层厚度也必须按比例缩小。最小图形的宽度是每层图形设计最主要规定之一，若在设计中出现小于这规定宽度的图形，算不合格的图形，应立即修改，这就是物理结构几何图形尺寸的限制，具体的见图3.1，箭头部分。图3.1 图形宽度规则2. 图形间距的规则 图形间距可分为同一层两图形的距离和不同层的两图形的距离。在同一层掩膜上，各个图形之间的间隔必须大于最小间距。在某些情况下，不同层的掩膜图形的间隔也必须大于最小间距。例如两条多晶硅之间间隔太小，就可能造成短路。 版图同一层两个图形的最小距离，是在设计中出现同一层两个图形距离小于此尺寸，算不合格图形，这是不允许的，见图3.2的箭头部分，不同层的最小距离尺寸，也是如此。此见图3.3的箭头部分。图3.2同一层图形间距规则的例子 图3.3不同层图形间距规则的例子3. 图形套刻规则 在版图设计中一层图形套到另一层中两层图形边界的最小距离。套刻最小距离是为了保证在出现制造偏差时，上一层始终在另一层里面。例如:为了保证接触孔位于多晶硅与第一层金属的正方形区域内，应使多晶硅与第一层金属均在接触孔周围有足够余量。有些图形在其他图形的边缘外还应至少延长一个最小长度。例如：为确保晶体管在有源区边缘能正常工作，多晶硅栅极必须在有源区以外具有最小延伸。