《通信原理》实验手册精编本20111127第二版修正含第一版增补.doc

《《通信原理》实验手册精编本20111127第二版修正含第一版增补.doc》由会员分享，可在线阅读，更多相关《《通信原理》实验手册精编本20111127第二版修正含第一版增补.doc（54页珍藏版）》请在三一文库上搜索。

1、通信原理通信原理实验手册实验手册 （精编本）（精编本） 光电信息工程090060 班 2011 年 11 月 27 日第二版 - 1 - 目目 录录 第一章第一章 实验系统概述实验系统概述.2 1.1 概述.2 1.2 电路组成概述.2 1.3 通信原理实验箱用户使用说明书.6 第二章第二章 锁相环实验锁相环实验.8 实验一 模拟锁相环模块.7 实验二 数字锁相环实验.10 第三章第三章 数字调制技术数字调制技术.14 实验一 BPSK 传输系统实验14 *实验二 DBPSK 传输系统实验.30 第四章第四章 语音编码技术语音编码技术.37 *实验一 PCM 编译码器系统 .37 实验二 AD

2、PCM 编译码器系统42 实验三 CVSD 编码器和 CVSD 译码器系统 46 注：“*”表示实验报告内容。 - 2 - 第一章第一章 实验系统概述实验系统概述 1.1 概述概述 通信原理综合实验系统中，涉及有数字调制解调技术、纠错编译码技术、语音编码技 术、数字复接技术、基带传输技术、电话接口技术、数字接口技术等。该系统将当今的核 心技术和新器件融入通信原理课程，其具有以下特点： 1.先进性：数字信号处理（DSP）技术+PFGA 技术； 2.全面性：通过这些测试接口，可以对每一种电路模块的功能和性能有一个全 面的了解。 3.系统性：每个电路测试模块可以放入多个系统中进行综合实验， 4.基础

3、性：与当今通信原理课程和教学大纲结合紧密； 5.使用性：便于老师对实验内容的组织和实施。 1.2 电路组成电路组成概述概述 在通信原理综合实验系统中，主要由下列功能模块组成： 1、 显示控制模块 2、 FPGA 初始化模块 3、 信道接口模块 4、 DSP+FPGA 处理模块 5、 D/A 模块 6、 中频调制模块 7、 中频解调模块 8、 A/D 模块 9、 测试模块 10、汉明编码模块 11、 汉明译码模块 12、噪声模块 13、电话接口（1、2）模块 14、DTMF（1、2）模块 15、PAM 模块 16、ADPCM（1、2）模块 17、CVSD 发模块 18、CVSD 收模块 19、帧

4、传输复接模块 20、帧传输解复接模块 21、AMI/HDB3 码模块 22、CMI 编码模块 23、CMI 译码模块 24、模拟锁相环模块 25、数字锁相环模块 在该硬件平台中，模块化功能较强，其电路布局见图 1.2.1 所示。对于每一个模块，在 PCB 板上均由白色线条将其明显分割开来，每个测试模块都能单独开设实验，便于教学与 学习。 在通信原理综合实验系统中，电源插座与电源开关在机箱的后面，电源模块在该实验 平台电路板的下面，它主要完成交流220V 到+5V、+12V、-12V 的直流变换，给整个硬件 平台供电。 在平台上具有友好的人机接口界面设计，学生可以通过键盘选择相应的工作模式与设

5、- 3 - 置有关参数。菜单可选择方式及设置参数 1.3 一节。 通信原理综合实验系统通过下面几个端口与外部进行连接： 1.JH02（实验箱左端同步口模块内）：同步数据接口方式。该接口电平特性为 RS422，通过该端口接收外部来的发送数据，并送入调制器中；同时将解调 器解调之后的数据通过该端口送往外部设备。在该接口中，还包括调制解 测试模块 DSP+FPGA 模块A/D 模块 DC/DC 模块 电话 2 模块 电源 液晶显示与键盘输入 噪声模块D/A 模块调制模块解调模块 终端 B 终端 A 汉明编码 同步接口 汉明 译码 电话 1 模块 ADPCM 1 模块 CVSD 收模块 DTMF1 接

6、续控制 DTMF2 CVSD 发模块 ADPCM 2 模块 复接 模块 HDB3 码 模块 CMI 编码 模块 模拟锁相 环模块 CMI 译 码模块 解复接模块 图 1.2.1 通信原理综合实验系统布局图 数字锁相环 PAM 模块 - 4 - 调器提供的收发时钟信号。在使用 RS422 接口时需要通过菜单设置，选择调 制器输入信号为“外部数据信号”。 2.K002（实验箱中上部左端的中频 Q9 连接器）：为中频发送信号连接器，调 制后的中频信号通过该口对外输出，一般通过中频同轴电缆送入信道仿真平 台（JH6001）或自环送到接收端设备。 3.JL02（实验箱中上部右端的中频 Q9 连接器）：从

7、信道中来的中频信号（如 加噪后的中频信号、无线衰落后的低中频信号）由该端口输入，送入解调模 块中进行解调。 4.J007（数字测试信号输入） 、J005（模拟测试信号输入） 、J006（地） （在实验 箱左端的信号输入接头）：为测试信号输入湍，用于向通信原理综合实验系 统中送入各种测试信号。测试信号的输入能否加入测试模块还与测试模块的 跳线器设置有关，具体见测试步骤。 5.JF01、JG01：标准异步数据端口 A（JF01）和 B（JG01） 。A 到 B 的异步传 输经过信道传输，B 到 A 为直通方式。 通信原理综合实验系统接口布局见图 1.2.2 所示。 JG01 JH02 通信原理实验

8、系统 J007 J005 J006 K002 JL02 测试输入信号 终端数据 端口 B 中频输入中频输出 同步数据端口 图 1.2.2 通信原理综合实验系统接口布局示意图 终端数据端口 AJF01 PHONE2 PHONE1 在通信原理综合实验系统中，为便于学习和实验，各项实验内容是以模块进行划分， 每个测试模块可以单独开设实验。各模块之间的系统连接见图 1.2.3 所示。由图可以看出， 在系统中通信双方的传输信道是不对称的。 从用户电话 1 向用户电话 2 的信号支路是以无线信道传输技术为主，信号流程为：用 户电话接口 1话音编码 1汉明纠错编码信道调制加噪信道信道解调汉明译码 话音解码

9、2用户电话接口 2。 - 5 - 从用户电话 2 向用户电话 1 的信号支路是以有线信道传输技术为主，信号流程为：用 户电话接口 2话音编码 2信道复接线路编码（HDB3/CMI）线路译码信道解复接 话音解码 1用户电话接口 1。 这样设计实验系统的目的是为了在不增加成本的条件下最大限度的增加系统实验内容， 加强学生的动手能力，便于将各测试模块放在不同系统中进行测试、比较，加强学生对各 模块在系统中的地位、作用、性能的掌握，使学生对通信系统有一个较全面的了解，同时 老师可以根据实验实际课时对实验项目进行组织和优化。 在每一个模块中，都有测试点与测试插座对应信号点的定义。 1.3 通信原理实验箱

10、用户使用通信原理实验箱用户使用说明书说明书 在通信原理综合实验系统中，各模块的功能实现，需初始化不同的 FPGA 程序与数字 信号处理 DSP 程序，并对它们进行一定的管理。这些都是通过操作界面，让学生进行选择、 控制。 在系统加电之后，系统按照上次关机前选择的模式进行初始化，在这期间 DSP+FPGA 模块中的初始化灯（DV01）熄灭。当初始化完成之后，初始化灯亮。在这之后大约经过 5 秒钟之后，完成相应模式参数的设置。 在这过程中，液晶显示器一直显示以下内容： 通信原理实验通信原理实验 完成初始化与参数设定后，液晶显示： 调制方式选择调制方式选择 之后，将等待学生的输入，学生必须按下箭头键

11、（除复位键外，其它键将不起作用） ， 将进入前一次学生选择的界面。 学生通过上、下箭头键进行下列菜单的选择： 交换处理模块 DTMF 检测 1 DTMF 检测 2 电 话 接 口 1 话 音 编 解 码 话 音 编 解 码 电 话 接 口 2 无线传输信道 有线传输信道 汉 明 编 码 汉 明 译 码 信 道 解 调 信 道 调 制 噪声 信 号 复 接 信 号 解 复 接 话音编码数据 地址码 m 序列 帧标志 话音编码数据 地址码显示 m 序列输出 帧标志同步 线路 译码 编码 位同步 恢复 数据 终端 数据 终端 2#1# 图 1.2. 各电路测试模块间连接框图 FSK BPSK DBP

12、SK PCM ADPCM CVSD HDB3 CMI - 6 - 菜单：调制方式选择调制方式选择（该菜单上只有下箭头和右箭头起作用） 菜单：FSK 传输系统传输系统 菜单：BPSK 传输系统传输系统 菜单：DBPSK 传输系统传输系统 菜单 5：输入数据选择输入数据选择 菜单 6：外部数据信号外部数据信号 菜单 7：全码全码 菜单 8：全码全码 菜单 9：码码 菜单0：特殊码序列特殊码序列 菜单1：m 序列序列 菜单2：工作方式选择工作方式选择 菜单3：匹配滤波匹配滤波 菜单 14：ADPCM 菜单 15：PCM（在该菜单上只有上箭头和左箭头起作用） 通过上下箭头，学生可以在菜单到菜单 15

13、之间移动，对已选择的模式或参数的菜单 打勾，否则显示小手。如要选择某一种模式，当移至该菜单时按确认键即可。 当学生可在菜单 2 到菜单 4 任一菜单上进行确认时，系统对学生选择的模式进行初始 化，在这期间左边的初始化灯（DV01）熄灭。当初始化完成之后，初始化灯亮。在这之后 大约经过 5 秒钟，完成相应模式参数的设置，并且在该菜单上打勾。 菜单 24 是调制方式选择；菜单 611 是输入数据选择；菜单 13 是一个复选菜单： 第一次确认选择，第二次按确认则取消该参数的设置；菜单 1415 是语音编码方式选择。 - 7 - 第二章第二章 锁相环实验锁相环实验 实验一实验一 模拟锁相环模块模拟锁相

14、环模块 一、实验原理和电路说明一、实验原理和电路说明 模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统 工作中模拟锁相环将接收端的 256KHz 时钟锁在发端的 256KHz 的时钟上，来获得系统的 同步时钟，如 HDB3 接收的同步时钟及后续电路同步时钟。 f0=256KHz 64KHz UP04UP03B UP02 UP01 512KHz 分频器 4 分频器 8 HDB3 环路 滤波器 放 大 器 图 2.1.1 模拟锁相环组成框图 TPP02 TEST 跳 线 器 KP02 VCO TPP03 TPP06TPP04 TPP05 256Kbitps TPP07 带

15、通 滤波器 TPP01 UP03A 64KHz 该模块主要由模拟锁相环 UP01（MC4066） 、数字分频器 UP02（74LS161） 、D 触发器 UP04（74LS74） 、环路滤波器和由运放 UP03（TEL2702）及阻容器件构成的输入带通滤波 器（中心频率：256KHz）组成。在 UP01 内部有一个振荡器与一个高速鉴相器组成。该模 拟锁相环模块的框图见图 2.1.1。因来自发端信道的 HDB3 码为归零码，归零码中含有 256KHz 时钟分量，经 UP03B 构成中心频率为 256KHz 有源由带通滤波器后，滤出 256KHz 时钟信号，该信号再通过 UP03A 放大，然后经

16、UP04A 和 UP04B 两个除二分频器 （共四分频）变为 64KHz 信号，进入 UP01 鉴相输入 A 脚；VCO 输出的 512KHz 输出信 号经 UP02 进行八分频变为 64KHz 信号，送入 UP01 的鉴相输入 B 脚。经 UP01 内部鉴相 器鉴相之后的误差控制信号经环路滤波器滤波送入 UP01 的压控振荡器输入端；WP01 可以 改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的 256KHz 频率上。 模拟锁相环模块各跳线开关功能如下： 1、跳线开关 KP01 用于选择 UP01 的鉴相输出。当 KP01 设置于 1_2 时（左端） ，选择 异或门鉴相输出，环路锁定

17、时 TPP03、TPP05 输出信号将存在一定相差；当 KP01 设置于 2_3 时（右端） ，选择三态门鉴相输出，环路锁定时 TPP03、TPP05 输出信 号将不存在相差，详情请参见 4046 器件性能资料。调整电位器 WP01 可以改变模 拟锁相环的环路参数。 - 8 - 2、跳线开关 KP021 是用于选择输入锁相信号：当 KP021 置于 1_2 时（HDB3：左端） ， 输入信号来自 HDB3 编码模块的 HDB3 码信号；当 KP021 置于 2_3 时（TEST：右 端）选择外部的测试信号（J007 输入） ，此信号用于测量该模拟锁相环模块的性能。 在该模块中，各测试点的定义如

18、下： 1、 TPP01：256KHz 带通滤波器输出 2、 TPP02：隔离放大器输出 3、 TPP03：鉴相器 A 输入信号（64KHz） 4、 TPP04：VCO 输出信号（512KHz） 5、 TPP05：鉴相器 B 输入信号（64KHz） 6、 TPP06：环路滤波器输出 7、 TPP07：锁定指示检测（锁定时为高电平） 注：以上测试点通过 JP01 测试头引出，测量时请在测试引出板上进行。JP01 的排列 如下图所示： TPP01TPP02 TPP03 TPP04 TPP05 TPP06 TPP07 地 二、实验仪器二、实验仪器 1、JH5001 通信原理综合实验系统一台 2、20M

19、Hz 双踪示波器一台 3、函数信号发生器一台 三、实验目的三、实验目的 1、熟悉模拟锁相环的基本工作原理 2、掌握模拟字锁相环的基本参数及设计 四、实验内容四、实验内容 准备工作：将输入信号选择开关 KP02 设置在 TEST 位置，鉴相输出开关 KP01 设置在 2_3 位置（右端） 。 1.VCO 自由振荡频率测量 （1）将测试信号输入端口 J007 接地，把函数信号发生器方式设置为记数（频率计功 能） ，闸门时间放在 100ms 或 1s，测量 TPP04 监测点的 VCO 输出振荡频率 f0。 记录闸门每次闪动的频率读数（其读数不太稳定） 。 （2）求出 VCO 在频率 512KHz

20、时的短期频率稳定度（f/ f0） 。 2.锁定状态观测 （1）用函数信号发生器从测试信号输入端口 J007 送入一个 256 KHz 的 TTL 方波信号。 用示波器同时测量鉴相器输入 A、B 脚的波形 TPP03、TPP05 的相位关系。环路 锁定该两信号将不存在相差。 - 9 - （2）将鉴相输出开关 KP01 设置在 1_2 位置（左端） ，重复上述测量步骤。环路锁定 该两信号将存在相差。 3.锁定频率测量和分频比计算 将函数信号发生器设置在记数状态（频率计） 。参见图 2.1.1 模拟锁相环模块的框图， 测量各频率。记录测量结果，计算分频比。 4.环路锁定过程观测 用函数信号发生器从测

21、试信号输入端口 J007 送入一个 256KHz 的 TTL 方波信号。用 示波器同时观测 TPP03、TPP05 的相位关系，测量时用 TPP03 同步；反复断开和接入测试 信号，让锁相环进行重新锁定状态。此时，观察它们的变化过程（锁相过程） 。 5.锁定检测信号观测 将跳线器 KP01 设置在 2_3 位置（由端） ，用函数信号发生器产生一个 256KHz 的 TTL 信号送入数字数字信号测试端口 J007，用示波器观测锁定检测点 TPP07 点的波形。调整函 数信号发生器输出频率使环路失锁和锁定，记录 TPP07 点的波形变化。 6.同步带测量 （1）用函数信号发生器产生一个 256KH

22、z 的 TTL 信号送入数字信号测试端口 J007。 用示波器同时测量 J007、TPP04 的相位关系，测量时用 J007 同步；正常时环路 锁定，该两信号应为同步。 （2）缓慢增加函数信号发生器输出频率，直至 J007、TPP04 两点波形失步，记录下 失步前的频率。 （3）调整函数信号发生器频率为 256KHz，使环路锁定。缓慢降低函数信号发生器输 出频率，直至 J007、TPP04 两点波形失步，记录下失步前的频率。 （4）计算同步带。 7.捕捉带测量 （1）用函数信号发生器产生一个 256KHz 的 TTL 信号送入数字信号测试端口 J007。 用示波器同时测量 J007、TPP04

23、 的相位关系，测量时用 J007 同步；正常时环路 锁定，该两信号应为同步。 （2）增加函数信号发生器输出频率，使 J007、TPP04 两点波形失步；然后缓慢降低 函数信号发生器输出频率，直至 J007、TPP04 两点波形同步。记录下同步一刻 的频率。 （3）降低函数信号发生器输出频率，使 J007、TPP04 两点波形失步；然后缓慢增加 函数信号发生器输出频率，直至 J007、TPP04 两点波形同步。记录下同步一刻 的频率。 （4）计算捕捉带。 8.VCO 压控灵敏度测量 用函数信号发生器产生一个 256KHz 的 TTL 信号送入数字信号测试端口 J007，将示波 器放在 DC 输入

24、位置，示波器幅度显示设置500mv/DIV，用示波器检测 VCO 输入的压控 电压（TPP06） 。缓慢增加函数信号发生器输出频率到 276KHz，记录此时 TPP05 的电压值 V1；缓慢降低函数信号发生器输出频率到 236KHz，记录此时 TPP05 的电压值 V2。计算 压控灵敏度：40KHz/（V1-V2） 。亦可用数字三用表测量 TPP06 点的直流电压。 五、实验报告五、实验报告 1、根据环路参数，解释为什么 TPP04 的波形存在抖动？ 2、画出各测量点的波形。 3、分析总结各项测量结果。 - 10 - 实验二实验二 数字锁相环实验数字锁相环实验 一、实验原理和电路说明一、实验原

25、理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步 等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用 这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟 锁相环与数字锁相环，本实验将对数字锁相环进行实验。 B C A HG F E D 本地时钟 14336KHz 外部测试 64KHz 倍频 63 64 65 28 4延时 10ns 采样 1采样 2 UM01：FPGA TPMZ03 TPMZ05 图 2.2.1 数字锁相环的结构 TPMZ04 TPMZ02 1

26、6TPMZ01 数字锁相环的结构如图 2.2.1 所示，其主要由四大部分组成：参考时钟、多模分频器 （一般为三种模式：超前分频、正常分频、滞后分频） 、相位比较（双路相位比较） 、高倍 时钟振荡器（一般为参考时钟的整数倍，此倍数大于 20）等。数字锁相环均在 FPGA 内部 实现，其工作过程如图 2.2.2 所示。 - 11 - A：14336KHz B：448KHz C：64KHz E：16KHz F：16KHz 00011101 1/631/641/651/64 D：16KHz (G, H) 可变分频器分频数 T1 时刻T2 时刻T3 时刻T4 时刻 图 2.2.2 数字锁相环的基本锁相过

27、程与数字锁相环的基本特征 在图 2.2.1，采样器 1、2 构成一个数字鉴相器，时钟信号 E、F 对 D 信号进行采样， 如果采样值为 01，则数字锁相环不进行调整（64） ；如果采样值为 00，则下一个分频系数 为（1/63） ；如果采样值为 11，则下一分频系数为（65） 。数字锁相环调整的最终结果使 本地分频时钟锁在输入的信道时钟上。 在图 2.2.2 中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环 开始工作之前的 T1 时该，图 2.2.2 中 D 点的时钟与输入参考时钟 C 没有确定的相关系，鉴 相输出为 00，则下一时刻分频器为63 模式，这样使 D 点信号前沿

28、提前。在 T2 时刻，鉴 相输出为 01，则下一时刻分频器为64 模式。由于振荡器为自由方式，因而在 T3 时刻， 鉴相输出为 11，则下一时刻分频器为65 模式，这样使 D 点信号前沿滞后。这样，可变分 频器不断在三种模式之间进行切换，其最终目的使 D 点时钟信号的时钟沿在 E、F 时钟上 升沿之间，从而使 D 点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、 TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、 TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、 TPMZ03：外部输入时钟4 分频后信号（16KHz） 4、 TPMZ04：外部输入时

29、钟4 分频后延时信号（16KHz） 5、 TPMZ05：数字锁相环调整信号 注：以上测试点通过 JM05 测试头引出，测量时请在测试引出板上进行。JM05 的排列 如下图所示： TPMZ01TPMZ02 TPMZ03 TPMZ04 TPMZ05 TPMZ06 TPMZ07 地 - 12 - 二、实验仪器二、实验仪器 1、JH5001 通信原理综合实验系统一台 2、20MHz 双踪示波器一台 3、函数信号发生器一台 三、实验目的三、实验目的 1、了解数字锁相环的基本概念 2、熟悉数字锁相环与模拟锁相环的指标 3、掌握全数字锁相环的设计 四、实验内容四、实验内容 准备工作：用函数信号发生器产生一个

30、 64KHz 的 TTL 信号送入数字数字信号测试端 口 J007（实验箱左端） 。 1.锁定状态测量 用示波器同时测量 TPMZ03、TPMZ02 的相位关系，测量时用 TPMZ03 同步；在理论 上，环路锁定时该两信号应为上升沿对齐。 2.数字锁相环的相位抖动特性测量 数字锁相环在锁定时，输出信号存在相位抖动是数字锁相环的固有特征。测量时，以 TPMZ03 为示波器的同步信号，用示波器测量 TPMZ02，仔细调整示波器时基，使示波器 刚好容纳 TPMZ02 的一个半周期，观察其上升沿。可以观察到其上升较粗（抖动） ，其宽 度与 TPMZ02 周期的比值的一半即为数字锁相环的时钟抖动。 3.

31、锁定频率测量和分频比计算 将函数信号发生器设置在记数状态（频率计） 。参见数字锁相环的结构如图 2.2.1 数字 锁相环的结构，测量各点频率。记录测量结果，计算分频比。 4.锁定过程观测 （1）用示波器同时观测 TPMZ03、TPMZ02 的相位关系，测量时用 TPMZ03 同步；复 位通信原理综合实验系统，则 FPGA 进行初始化，数字锁相环进行重锁状态。 此时，观察它们的变化过程（锁相过程） 。 （2）用示波器测量 TPMZ05 波形，复位通信原理综合实验系统，观察调整的变化过 程。 5.同步带测量 （1）用函数信号发生器产生一个 64KHz 的 TTL 信号送入数字信号测试端口 J007

32、。用 示波器同时测量 TPMZ03、TPMZ02 的相位关系，测量时用 TPMZ03 同步；正 常时环路锁定，该两信号应为上升沿对齐。 （2）缓慢增加函数信号发生器输出频率，直至 TPMZ03、TPMZ02 两点波形失步，记 录下失步前的频率。 （3）调整函数信号发生器频率，使环路锁定。缓慢降低函数信号发生器输出频率， 直至 TPMZ03、TPMZ02 两点波形失步，记录下失步前的频率。 （4）计算同步带。 6.捕捉带测量 （1）用函数信号发生器产生一个 64KHz 的 TTL 信号送入数字信号测试端口 J0007。 用示波器同时测量 TPMZ03、TPMZ02 的相位关系，测量时用 TPMZ

33、03 同步； 在理论上，环路锁定时该两信号应为上升沿对齐。 - 13 - （2）增加函数信号发生器输出频率，使 TPMZ03、TPMZ02 两点波形失步；然后缓慢 降低函数信号发生器输出频率，直至 TPMZ03、TPMZ02 两点波形同步。记录下 同步一刻的频率。 （3）降低函数信号发生器输出频率，使 TPMZ03、TPMZ02 两点波形失步；然后缓慢 增加函数信号发生器输出频率，直至 TPMZ03、TPMZ02 两点波形同步。记录下 同步一刻的频率。 （4）计算捕捉带。 7.调整信号脉冲观测 （1）用函数信号发生器产生一个 64KHz 的 TTL 信号送入数字数字信号测试端口 J0007。用

34、示波器观测数字锁相环调整信号 TPMZ05 处波形。 （2）增加或降低函数信号发生器输出频率，观测 TPMZ05 处波形的变化规律。 五、实验报告五、实验报告 1、画出数字锁相环的锁定过程。 2、画出各测量点的波形。 3、分析总结数字锁相环与模拟锁相环同步带和捕捉带的大致关系。 - 14 - 第三章第三章 数字调制技术数字调制技术 实验一实验一 BPSK 传输系统实验传输系统实验 一、实验原理和电路说明一、实验原理和电路说明 （一）（一）BPSK 调制调制 理论上二进制相移键控（BPSK）可以用幅度恒定，而其载波相位随着输入信号 m（1、0 码）而改变，通常这两个相位相差 180。如果每比特能

35、量为 Eb，则传输的 BPSK 信号为： )2cos( 2 )( cc b b f T E tS 其中 1180 00 0 0 m m c 一个数据码流直接调制后的信号如图 3.2.1 所示： 图 3.2.1 数据码流直接调制后的 BPSK 信号 采用二进制码流直接载波信号进行调相，信号占居带宽大。上面这种调制方式在实际 运用中会产生以下三方面的问题： 1、 浪费宝贵的频带资源； 2、 会产生邻道干扰，对系统的通信性能产生影响，在移动无线系统中, 要求在 相邻信道内的带外幅射一般应比带内的信号功率谱要低 40dB 到 80dB； 3、 如果该信号经过带宽受限信道会产生码间串扰（ISI） ，影响

36、本身通信信道的 性能。 在实际通信系统中，通常采用 Nyquist 波形成形技术，它具有以下三方面的优点： 1、 发送频谱在发端将受到限制，提高信道频带利用率，减少邻道干扰； 2、 在接收端采用相同的滤波技术，对 BPSK 信号进行最佳接收； 3、 获得无码间串扰的信号传输； 升余弦滤波器的传递函数为： - 15 - S SS S S RC Tf TfT fT Tf fH 2/ )1 (|0 2/ )1 (|2/ )1 () 2 1|)|2( cos(1 2 1 2/ )1 (|01 )( 其中， 是滚降因子，取值范围为 0 到 1。一般 =0.251 时，随着 的增加，相邻符 号间隔内的时间

37、旁瓣减小，这意味着增加 可以减小位定时抖动的敏感度，但增加了占用 的带宽。对于矩形脉冲 BPSK 信号能量的 90%在大约 1.6Rb的带宽内，而对于 =0.5 的升 余统滤波器，所有能量则在 1.5Rb的带宽内。 升余弦滚降传递函数可以通过在发射机和接收机使用同样的滤波器来实现，其频响为 开根号升余弦响应。根据最佳接收原理，这种响应特性的分配提供了最佳接收方案。 升余弦滤波器在频域上是有限的，那它在时域上的响应将是无限的，其是一个非因果 冲激响应。为了在实际系统上可实现，一般将升余弦冲激响应进行截短，并进行时延使其 成为因果响应。截短长度一般从中央最大点处向两边延长 4 个码元。由截短的升余

38、响应而 成形的调制基带信号，其频谱一般能很好地满足实际系统的使用要求。 为实现滤波器的响应，脉冲成形滤波器可以在基带实现，也可以设置在发射机的输出 端。一般说来，在基带上脉冲成形滤波器用 DSP 或 FPGA 来实现，每个码元一般需采样 4 个样点，并考虑当前输出基带信号的样点值与个码元有关，由于这个原因使用脉冲成形 的数字通信系统经常在调制器中同一时刻存储了几个符号，然后通过查询一个代表了存储 符号离散时间波形来输出这几个符号（表的大小为 210） ，这种查表法可以实现高速数字成 形滤波，其处理过程如图 3.2.2 所示： 串 / 并 变 换 D0 D1 D2 D3 D4 D5 D6 D7

39、输入码流 时钟 计 数 器 EPROM 4 倍时钟 样点锁存 图 3.2.2 BPSK 基带成形原理示意图 成形之后的基带信号经 D/A 变换之后，直接对载波进行调制。 在“通信原理综合实验系统”中，BPSK 的调制工作过程如下：首先输入数据进行 Nyquist 滤波，滤波后的结果分别送入 I、Q 两路支路。因为 I、Q 两路信号一样，本振频率 是一样的，相位相差 180 度, 所以经调制合路之后仍为 BPSK 方式。 采用直接数据（非归零码）调制与成形信号调制的信号如图 3.2.3 所示： - 16 - 归零码 载波 直接调制 成形调制 Tb 图 3.2.3 直接数据调制与成形信号调制的波形

40、 在接收端采用相干解调时，恢复出来的载波与发送载波在频率上是一样的，但相位存 在两种关系：0,180。如果是 0，则解调出来的数据与发送数据一样，否则，解调出来 的数据将与发送数据反相。为了解决这一技术问题，在发端码字上采用了差分编码，经相 干解调后再进行差分译码。 差分编码原理为： )() 1()(nbnana 实现框图如图 3.2.4 所示： a(n-1)存贮 输入码流输出码流 b(n)a(n) 图 3.2.4 差分编码示意图 一个典型的差分编码调制过程如图 3.2.5 所示： 输入数据 差分编码数据 载波相位 参考 011000111 101111010 000 图 3.2.5 差分编码

41、与调制相位示意图 BPSK 的实现框图如图 3.2.6 所示。 - 17 - 外部数据 全 1 码 全 0 码 01 码 特殊码序列 m 序列 成形 滤波 D/A D/A 低通滤波 低通滤波 数 据 选 择 器 控制 TPi02 TPi01 TPi04 TPi03 发时钟 D 触 发器 TPM01 差分 编码 FPGA 图 3.2-6 BPSK 实验方框图 TPM02TPM03 （二）（二）BPSK 解调解调 接收的 BPSK 信号可以表示成： )2cos( 2 )()( c b b f T E tatR 为了对接收信号中的数据进行正确的解调，这要求在接收机端知道载波的相位和频率 信息，同时还

42、要在正确时间点对信号进行判决。这就是我们常说的载波恢复与位定时恢复。 - 18 - 、载波恢复 对二相调相信号中的载波恢复有很多的方法，最常用的有平方变换法、判决反馈环等。 平方变换法如图 3.2.7 所示： BPSK 接收 信号平方电路 中心频率为 2fc 带通滤波 二分频器 载波恢复输出 图 3.2.7 平方环载波恢复电路结构 接收端将接收信号进行平方变换，即将信号 R（t）通过一个平方律器件后： )222cos( 2 12 )( 2 12 )( )222cos(1 2 12 )( )2(cos 2 )()( 22 2 222 c b b b b c b b c b b f T E ta

43、T E ta f T E ta f T E tatR 从上式看出：R（t）经平方处理之后产生了直流分量，而在上式第二项中具有 2fC频率分 量。若应用一个窄带滤波器将 2fC项滤出，再经二分频，便可得到所需的载波分量。 从上述电路中可以看出，由于二分频电路的存在，恢复出的载波信号存在相位模糊。 该方法的特点是载波恢复快，但由于带通滤波器的带宽一般不易做到很窄，因而该电路在 低信噪比条件下性能较差。 为了提高所提取载波的质量，一般采用锁相环来实现。判决反馈环结构如图 3.2.8 所示： R(t) 匹配滤波码字输出判决 VCO 900 环路滤波 图 3.2.8 BPSK 判决反馈环结构 判决反馈环

44、鉴相器具有图 3.2.9 所示的特性： 图 3.2.9 判决反馈环鉴相特性 从图 3.2.9 中可以看出，判决反馈环也具有 00、800两个相位平衡点，因而采用判决 反馈环存在相位模糊点。 在采用 PLL 方式进行载波恢复时，PLL 环路对输入信号的幅度较为敏感，因而在实际 - 19 - 使用中一般在前端还需加性能较好的 AGC 电路。 在 BPSK 解调器中，载波恢复的指标主要有：同步建立时间、保持时间、稳态相差、 相位抖动等。 载波恢复同步时间将影响 BPSK 在正确解调时所需消耗的比特数，该指标一般对突发 工作（解调器是一个分帧一个分帧地接收并进行解调，而且在这些分帧之间载波信息与位 定

45、时信息之间没有任何关系）的解调器有要求，而对于连续工作的解调器该指标一般不作 要求。 载波恢复电路的保持时间在不同场合要求不同，例如在无线衰落信道中，一旦接收载 波出现短时的深衰落，要求接收机的恢复载波信号仍能跟踪一段时间。 本地恢复载波信号的稳态相位误差对解调性能存在影响，对于 BPSK 接收信号为： )2cos( 2 )()( c b b f T E tatR 而恢复的相干载波为，经相乘器、低通滤波后输出的信号为：)2cos( c f cos 2 12 )()( b b T E tata 若提取的相干载波与输入载波没有相位差，即 =0，则解调输出的信号为 ；若存在相差 ，则输出信号下降 c

46、os2 倍，即输出信噪比下降 2 12 )()( b b T E tata cos2，其将影响信道的误码率性能，使误码增加。对 BPSK 而言，在存在载波恢复稳态相 差时信道误码率为： cos 2 1 0 N E erfcP b e 为了提高 BPSK 的解调性能，一般尽可能地减小稳态相差，在实际中一般要求其小于 50。改善这方面的性能一般可通过提高路环路的开环增益、减少环路时延。当然在提高环 路增益的同时，对环路的带宽可能产生影响。 环路的相位抖动是指环路输出的载波在某一载波相位点按一定分布随机摆动,其摆动的 方差对解调性能有很大的影响：一方面其与稳态相差一样对 BPSK 解调器的误码率产生

47、影 响；另一方面还使环路产生一定的跳周率（按工程经验，在门限信噪比条件时跳周一般要 求小于每二小时一次） 。 采用 PLL 环路进行载波恢复具有环路带宽可控。一般而言，环路带宽越宽，载波恢复 时间越短，输出载波相位抖动越大，环路越容易出现跳周（所谓跳周是指环路从一个相位 平衡点跳向相邻的平衡点，从而使解调数据出现倒相或其它的错误规律） ；反之，环路带宽 越窄，载波恢复时间越长，输出载波相位抖动越小，环路的跳周率越小。因而，可根据实 际需要，调整环路带宽的大小。 、位定时 对于接收的 BPSK 信号，与本地相干载波相乘并经匹配滤波之后，在什么时刻对该信 号进行抽样、判决，这一功能主要由位定时来实

48、现。 解调器输出的基带信号如图 3.2.10 所示，抽样时钟 B 偏离信号能量的最大点,使信噪 比下降。由于位定时存在相位差，使误码率有所增加。而抽样时钟 A 在信号最大点处进行 抽样，保证了输出信号具有最大的信噪比性能，从而也使误码率较小。 在刚接收到 BPSK 信号之后，位定时一般不处于正确的抽样位置，必须采用一定的算 法对抽样点进行调整，这个过程称为位定时恢复。常用的位定时恢复有：滤波法、数字锁 相环等。 - 20 - A B 图 3.2.10 BPSK 的位定时恢复 （1）滤波法 在不归零的随机二进制脉冲序列功率谱中没有位同步信号的离散分量，所以不能直接 从中提取位同步，若将不归零脉冲

49、变为归零二进制脉冲序列，则变换后的信号中出现了码 元信号的频率分量，然后再采用窄带滤波器提取、移相后形成位定时脉冲。图 3.2.11 就是 滤波法提取位同步的原理方框图。 解调基 带信号 判决 非归零码产生器 （单稳电路） 窄带滤波 （Rb） 时钟沿 调整 图 3.2.11 采用滤波法恢复 BPSK 的位定时结构框图 另外一种波形变换的方法是对带限信号进行包络检波。这种方法常用于数字微波的中 继通信系统中，图 3.2.12 是频带受限的二相相移信号 2PSK 的位同步提取过程。由于频带 受限，在相邻码元相位突变点附近会产生幅度的“凹陷”，经包络检波后，可以用窄带滤波 器提取位同步信号。 接收中 频信号 检波 窄带滤波