第4章组合逻辑电路.ppt

《第4章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第4章组合逻辑电路.ppt（121页珍藏版）》请在三一文库上搜索。

1、第 4 章 组合逻辑电路,4.1 概述 4.2 组合逻辑电路的分析 4.3 组合逻辑电路的设计 4.4 常用MSI组合逻辑器件 4.5 用中规模集成电路设计组合电路 4.6 组合逻辑电路中的竞争与冒险,学习要点： 组合电路的分析方法和设计方法 利用数据选择器和可编程逻辑器件进行 逻辑设计的方法 加法器、编码器、译码器等中规模集成电路的逻辑功能和使用方法,组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）,4.1 概述,4.2 组合逻辑电路的分析,所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。分析过程一般按下列步骤进行： 根据

2、给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 根据输出函数表达式列出真值表。 用文字概括出电路的逻辑功能。,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,逻辑图,逻辑表达式,例4-1：,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，

3、Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,【例4-2】 分析图4-2所示组合逻辑电路的逻辑功能。 解：根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：,表 4-1 例4-1真值表,由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为1，则输出函数F为1，否则为0，它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。,【例4-3】分析图4-3(a)所示电路，指出该电路的逻辑功能。,图 4-3 例4-2电路 (a) 一位全加器； (b) 一位全加器符号,解： 写出函数表达式。, 列真值表。,表 4 - 2 例4 - 2真

4、值表, 分析功能。 由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时，输出Si=1，而当三个变量中有两个或两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能，这种电路称为一位全加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数， Ci为低位向本位的进位，Si为本位和，Ci+1是本位向高位的进位。一位全加器的符号如图4 - 3(b)所示。 如果不考虑低位来的进位，即Ci=0，则这样的电路称为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示。,表 4-3 半加器真值表,图 4-4 半加器,4.3 组合逻辑电路的

5、设计,工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面： 所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。这样的电路称“最小化”电路。 满足速度要求，应使级数尽量少，以减少门电路的延迟。 功耗小，工作稳定可靠。,上述“最佳化”是从满足工程实际需要提出的。显然，“最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、 功耗等多个指标综合考虑，才能设计出最佳电路。 组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。 虽然采用中、大规模集成电路设计时，其最佳含义及设计方法都有所不同，但采用传统的设计方法仍是

6、数字电路设计的基础。因此下面先介绍采用设计的实例。,组合逻辑电路的设计一般可按以下步骤进行： 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先要分析逻辑命题，确定输入、 输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。 选择器件类型。根据命题的要求和器件的功能及其资源情况决定采用哪种器件。例如，当选用MSI组合逻辑器件设计电路时，对于多输出函数来说，通常选用译码器实现电路较方便，而对单输出函数来说，则选用数据选择器实现电路较方便。 根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。

7、当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。,真值表,电路功能描述,例4-4：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。,1,穷举法,1,2,逻辑表达式或卡诺图,最简与或表达式,化简,3,2,已为最简与或表达式,4,逻

8、辑变换,5,逻辑电路图,用与非门实现,用异或门实现,真值表,电路功能描述,例4-5：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,1,穷举法,1,2,2,逻辑表达式,3,卡诺图,最简与或表达式,化简,4,5,逻辑变换,6,逻辑电路图,3,化简,4,1,1,1,Y=,AB,+AC,5,6,【例4-6】设计一个一位全减器。 列真值表。 全减器有

9、三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位C n+1， 其框图如图4 - 5(a)所示。,表 4-4 全减器真值表,图 4-5 全减器框图及K图 (a) 框图; (b) Cn+1； (c) Dn, 选器件。 选用非门、异或门、与或非门三种器件。 写逻辑函数式。 首先画出Cn+1和Dn的K图如图4-5(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出函数化为最简当用与或非门实现电路时，利用圈0方法求出相应的

10、与或非式为,当用异或门实现电路时，写出相应的函数式为,其中 为Dn和Cn+1的公共项。, 画出逻辑电路。 ,图 4 6 全减器逻辑图,【例4-7】用门电路设计一个将8421 BCD码转换为余3码的变换电路。 解： 分析题意， 列真值表。 该电路输入为8421 BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如图4-7(a)所示。根据两种BCD码的编码关系，列出真值表，如表4-5所示。由于8421 BCD码不会出现10101111这六种状态， 因此把它视为无关项。, 选择器件，写出输出函数表达式。 题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综

11、合折衷考虑，选择最佳方案。该电路的化简过程如图4-7(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为,图 4 7 例4 - 4框图及K图, 画逻辑电路。 该电路采用了三种门电路，速度较快，逻辑图如图4-8所示。,表 4 5 例4-4真值表,图 4 8 8421 BCD码转换为余3码的电路,4.4.1编码器,4.4.2译码器,4.4.3数据选择器,4.4.4加法器,4.4.5数值比较器,4.4 常用MSI组合逻辑器件,4.4.1 编码器,一、 二进制编码器,二、 二-十进制编码器,实现编

12、码操作的电路称为编码器。,一、 二进制编码器,1、3位二进制编码器,输入8个互斥的信号输出3位二进制代码,真值表,逻辑表达式,逻辑图,2、3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,2、集成3位二进制优先编码器,集成3位二进制优先编码器74LS148,集成3位二进制优先编码器74LS148的真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,集成

13、3位二进制优先编码器74LS148的级联,16线-4线优先编码器,二、 二-十进制编码器,1、8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑图,2、8421 BCD码优先编码器,真值表,逻辑表达式,逻辑图,3、集成10线-4线优先编码器,编码器小结,用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。,4.4.2 译码器,一、 二进制译码器,二、 二-十进制译码器,三、 显示译码器,把代码状态的特定含

14、义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,一、 二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,1、3位二进制译码器,真值表,输入：3位二进制代码输出：8个互斥的信号,逻辑表达式,逻辑图,电路特点：与门组成的阵列,2、集成二进制译码器74LS138,A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、 为选通控制端。当G11、 时，译码器处于工作状态；当G10、 时，译码器处于禁止状态。,真

15、值表,输入：自然二进制码,输出：低电平有效,3、74LS138的级联,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,二、 二-十进制译码器,1、8421 BCD码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,真值表,逻辑表达式,逻辑图,将与门换成与非门，则输出为反变量，即为低电平有效。,、集成8421 BCD码译码器74LS42,三、 显示译码器,1、数码显示器,用来驱

16、动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极,2、显示译码器,真值表仅适用于共阴极LED,真值表,a的卡诺图,b的卡诺图,c的卡诺图,d的卡诺图,e的卡诺图,f的卡诺图,g的卡诺图,逻辑表达式,逻辑图,2、集成显示译码器74LS48,引脚排列图,功能表,辅助端功能,译码器小结,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符显

17、示译码器，各种译码器的工作原理类似，设计方法也相同。 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。,4.4.3 数据选择器,一、 4选1数据选择器,二、 集成数据选择器,一、 4选1数据选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,逻辑图,二、 集成数据选择器,集成双4选1数据选择器74LS153,集成8选1数据选择器74LS151,74LS151的真值表,数据选择器的扩展,数据选择器小结,数据选择器

18、是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 用数据选择器实现组合逻辑函数的步骤：选用数据选择器确定地址变量求Di画连线图。,1、半加器,一、 半加器和全加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进

19、位,4.4.4 加法器,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,全加器的逻辑图和逻辑符号,用与门和或门实现,用与或非门实现,再取反，得：,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,二、 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,2、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达

20、式,4位超前进位加法器递推公式,超前进位发生器,加法器的级连,集成二进制4位超前进位加法器,三、 加法器的应用,1、8421 BCD码转换为余3码,BCD码+0011=余3码,2、二进制并行加法/减法器,3、二-十进制加法器,修正条件,加法器小结,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路

21、复杂。 加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。,4.4.5 数值比较器,一、 1位数值比较器,二、 4位数值比较器,三、 数值比较器的位数扩展,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,一、 1位数值比较器,设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,逻辑表达式,逻辑图,二、 4位数值比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，AB、AB和A=B。A与B是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组

22、成更多位数的数值比较器；3个输出信号 L1(AB)、L2(AB)、和L3(AB)分别表示本级的比较结果。,逻辑图,三、 比较器的级联,集成数值比较器,串联扩展,TTL电路：最低4位的级联输入端AB、 AB和A=B 必须预先分别预置为0、0、1。,CMOS电路：各级的级联输入端AB必须预先预置为0 ，最低4位的级联输入端AB和A=B 必须预先预置为0、1。,并联扩展,比较器小结,在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二

23、进制数，输出是比较的结果。 利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。,4.5.1 用数据选择器实现逻辑函数,数据选择器的主要特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,4.5 用中规模集成电路设计组合电路,基本步骤,确定数据选择器,确定地址变量,2

24、,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,求Di的方法,（2）真值表法,求Di的方法,（3）图形法,用数据选择器实现函数：,例,选用8选1数据选择器74LS151,设A2=A、A1=B、A0=C,求Di,画连线图,4.5.2 译码器实现组合电路,1、用二进制译码器实现逻辑函数,画出用二进制译码器和与非门实现这些函数的接线图。,写出函数的标准与或表达式，并变换为与非-与非形式。,2、用二进制译码器实现码制变换,十进制码,8421码,十进制码,余3码,十进制码,2421码,3、数码显示电路的动态灭零,4.6 组合电路中的竞争冒险,1、产生竞争冒险的原因,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,干扰信号,2、消除竞争冒险的方法,有圈相切，则有竞争冒险,增加冗余项， 消除竞争冒险,