《第2章1结构与原理.ppt》由会员分享，可在线阅读，更多相关《第2章1结构与原理.ppt（34页珍藏版）》请在三一文库上搜索。
1、第2章 TMS320C54x DSP的结构原理 (片上资源),北京交通大学 电工电子教学基地,信号与系统,主要内容 第一节 C54x结构特点 第二节 C54x CPU的基本结构 第三节 C54x存储器 第四节 CPU的状态和控制寄存器,第一节 C54x DSP的主要特点,DSP采用改进型哈佛结构和多总线结构 一.C54x 采用改进型哈佛结构 计算机总线结构分类：,1.冯诺依曼结构 2.哈佛结构 3.改进的哈佛结构：,1. 冯诺依曼结构,特点：程序和数据共用一个存储器空间。 统一编址，依靠指令计数器提供的地址来区分是指令数据还是地址。,由于对数据和程序进行分时读写，所以执行速度慢。,这种结构使计
2、算机结构得到简化，所以是计算机发展 的一个 标准。 但不适合数字信号处理器。,2. 哈佛结构(1),程序和数据有独立的存储空间，有各自独立的程序 总线和数据总线。 因此，可以同时对数据和程序进行寻址。,2. 哈佛结构(2),3.改进的哈佛结构(1),改进的哈佛结构是对基本哈佛结构的改进， 改进之处：在数据总线和程序总线之间有局部的交叉连接。 因此，允许数据存放在数据存储器中，并被算术 运算指令直接使用。,另外：指令可以存储在高速缓存器(Cache)中,省去从 存储器中额外的读取指令时间。,3.改进的哈佛结构(2),改进之处:在数据总线和程序总线之间有局部的交叉连接。,解决了总线拥挤问题，提高了
3、运算速度 提供了总线数据交换器，保证了灵活性 程序总线与数据总线宽度可以不同，可支持更强大的 并行操作指令集以及保证足够高的运算精度 从结构上为流水线操作等硬件特性提供了基础,改进的哈佛结构的优点,C54x总线结构采用的是改进的哈佛结构,二、C54x DSP的总线结构,地址总线(4条)：PAB、CAB、DAB、EAB 传送执行指令所需的地址。,程序总线：PB/PAB 从程序存储器取指令代码和取操作数。,数据总线(3条)：CB/CAB、DB/DAB、EB/EAB 其中： C、D 数据总线：传送来自数据存储器中的 操作数 (分别是C高位、D低位) E数据总线：将数据写入数据存储器。,C54x片内有
4、8条16位主总线,第二节 C54x CPU的基本结构,一、40位算术逻辑运算单元(ALU) 二、1个40位Shifter 三、2个40位累加器A、B 四、乘法器/加法器 五、比较、选择、存储单元(CSSU) 六、指数编码器(Exponent Encoder),C54x DSP的内部硬件组成框图,C54x 结构框图,CPU,一、算术逻辑运算单元ALU(1),作用：ALU和A、B一起，完成2二进制补码算术运算 和布尔运算。 ALU可以执行不同的运算方式：双精度和双16位运算 (由ST1寄存器的C16位决定),一、算术逻辑运算单元ALU(2),(1)ALU 的输入 X输入端(2个来源)： Shift
5、er的输出和DB的操作数 Y输入端(4个来源)： A数据、B数据、CB的操作数和T寄存器中的数据 (2)ALU 的输出(输出为40位) 输出端：累加器A或累加器B,二、桶形移位器(Barrel Shifter，40位),作用：为输入数据定标 如： 1.对ALU输入数据定标 2.对累加器值进行算术或逻辑移位 3.对累加器归一化处理 4.对将要存储的来自累加器的数值进行定标。 例： ADD A,-4,B ；将累加器A右移4位后加到B中,桶形移位器的输入/输出,(1)Shifter的输入 DB(16位数)、 DB、CB(32位数)、累加器A或B(40位数) (2)Shifter的输出 ALU的一个输
6、入端(40位数)、EB总线(16位数),Shitter移位大小方向、是否带符号移位由SXM位和 ASM决定(SXM和ASM位在ST1中),例：ADD A,ASM,B ；将累加器A按照ASM规定的 ；移位数移位后加到B中,三、 累加器A、B(40bit),累加器是ALU或乘法器/加法器的目的寄存器 A、B都可分为如下三部分：,AG、AH、AL、BG、BH、BL都是MMR寄存器 保护位AG：防止计算过程中溢出 A和B的差别：A(31 16)可作为乘法器输入,四、乘法器/加法器MAC(1),含有1个1717位硬件乘法器和1个40位专用加法器 作用：在1个周期内完成1次乘法累加运算 溢出方式由OVM位
7、决定，整数还是小数相乘由FRCT位 决定(OVM和FRCT位在ST1寄存器中),四、乘法器/加法器MAC(2),(1)Multiplier的输入 XM：来自T寄存器、A(32-16bit)、DB YM：来自A(32-16bit)、DB、CB、PB (2) Multiplier的输出 到Adder的XA端 (3)Adder的输入 XA：来自Multiplier的输出 YA：累加器A、B (4)Adder的输出 累加器A、B,五、比较、选择、存储单元(CSSU),作用：在通信中常常用到Viterbi算法，CSSU是专门为此算法设计的。,CSSU组成框图,专用指令CMPS 例：CMPS A, Sme
8、m ；把A的高16位和低16比较， 把大的值放到Smem指定的 数据存储单元,六、指数编码器(Exponent Encoder),作用：求累加器中数值的指数，以便实现定点与浮点之间的转换,EXP组成框图,专用指令：EXP、NORM,第三节 C54x的存储器,C54x片内存储器有ROM、DARAM和SARAM，取决于 芯片的型号。如表所示。,C54x寻址空间,C54x DSP可以寻址3个独立的存储空间(共198K字) 64K字程序存储空间 64K字数据存储空间 64K字I/O空间 (C548、C549存储空间可扩展到8192K字) 所有54x DSP都有片内RAM和ROM，和片外存储器 相比，访
9、问时不需插入等待周期。,C54x寻址空间配置,C54x寻址空间配置由PMST寄存器中的3个状态位决定 MP/MC位 若MP/MC=0，微机模式,则片内ROM安排到程序空间 若MP/MC=1, 微处理器模式,则片内ROM不安排到程序空间 OVLY位 若OVLY=1， 则片内RAM安排到程序和数据空间 若OVLY=0， 则片内RAM只安排到数据存储空间,其中PMST寄存器位如下图：,C54x寻址空间配置(续),DROM位 当DROM=1，则部分片内ROM安排到数据空间 当DROM=0，则片内ROM不安排到数据空间 DROM如何用法与MP/MC的用法无关,1. 程序存储器(Program Memor
10、y),自举加载程序(bootloader)： HPI、串口、I/O空间、并行口自举加载 256字律压扩表(美国模式) 256字A律压扩表(欧洲、中国模式) 256字正弦函数值查找表 中断向量表,C5402有4K字片内ROM，其中低2K地址空间(F000h F7FFh)保留，高2K地址空间(F800hFFFF)中的内容 由I公司定义。,C5402 ROM安排如下：,C54可寻址数据存储器容量64K字 片内数据存储器： SRAM、DARAM，其中C5402有16K字DARAM。 通过软件，片内ROM也可以映射为数据存储器空间,2. 数据存储器(Data Memory)(1),C54x数据存储器包括
11、部分存储器映射寄存器， 这些寄存器驻留在前1K字中。其中 CPU寄存器驻留在0000h001Fh 外设寄存器驻留在0020h005Fh C5402数据存储器被分为两个8K的块， 如图所示：,2. 数据存储器(2),存储器映射CPU寄存器映射地址如下表:,I/O存储空间：64K字I/O存储空间全部在片外 (地址为：0000h-FFFFh) 访问I/O空间指令： PORTR 和PORTW分别是 读和写I/O地址数据，如： PORTR 05h，Smem 读05h地址I/O的内容放到Smem所指定的数据存储器 PORTW Smem ， 05h 将Smem所指定数据存储器的内容写到05h地址的I/O口,3. I/O存储器(I/O Memory),