《第7章时序逻辑电路的分析与设计.ppt》由会员分享，可在线阅读，更多相关《第7章时序逻辑电路的分析与设计.ppt（28页珍藏版）》请在三一文库上搜索。
1、1,第七章时序逻辑电路的分析与设计,内容提要： 主要介绍时序逻辑电路的通用分析和设计方法。,2,7.1概述,时序逻辑电路的定义 时序逻辑电路的结构形式 时序逻辑电路的分类,主要内容：,3,7.1.1时序逻辑电路的定义,若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为时序逻辑电路。,4,7.1.2时序逻辑电路的结构,时序逻辑电路的一般结构如图7-1所示。,（7.1）,（7.2）,式（7.1）是输出方程。式（7.2）是存储电路的驱动方程或称激励方程。式（7.3）是存储电路的状态方程。,（7.3）,图7-1,5,7.1.3时序逻辑电路的分类,
2、按照电路的工作方式，时序逻辑电路可以分为同步时序逻辑电路和异步时序逻辑电路两大类。 按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型时序电路和Moore型时序电路。,6,7.2时序逻辑电路的分析,由触发器构成的同步时序逻辑电路的分析方法 状态表的两种不同格式及填写方法 由触发器构成的异步时序逻辑电路的分析方法 时序逻辑电路的分析举例,主要内容：,7,7.2.1时序逻辑电路的分析步骤,1由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）各触发器的驱动方程。 （3）时序电路的输出方程。 2将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程
3、）。 3根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4根据电路的状态转换图说明该时序逻辑电路的逻辑功能。,8,表7-1 Mealy型电路状态表格式,表7-2 Moore型电路状态表格式,9,状态图是一种反映时序状态转换规律及相应输入、输出取值关系的有向图。,同步时序逻辑电路两种模型的状态图,10,7.2.2同步时序逻辑电路的分析举例,例7-1 分析图7-2所示的同步时序逻辑电路的功能。,图7-2 例7-1的逻 辑电路图,11,解： 1写出时序电路的各逻辑方程式 （1）这是一个同步时序电路，故时钟方程可以不写 （2）时序电路的驱动方程,（3）时序电路的输出方程。,2
4、将驱动方程代入J-K触发器特性方程， 得到状态方程,12,3列出该时序电路的状态表，画出状态转换图和时序图,表7-3 例7-1的状态表,13,图7-3 例7-1的状态图,图7-4 例7-1电路的工作波形,14,4电路的逻辑功能分析 由状态图可知，例7-1中的逻辑电路是一个二进制可逆计数器。图7-4中，画出了减计数情况下电路的工作波形。,15,7.2.3异步时序逻辑电路的分析举例,例7-2 分析图7-5电路所示的异步时序逻辑电路。,图7-5 例7-2的逻辑电路图,16,解：该电路属于Moore型异步时序逻辑电路。 1写出时序电路的各逻辑方程式 （1）时钟方程 （2）驱动方程 （3）输出方程 2将
5、驱动方程代入JK触发器特性方程，得到状态方程 (CP由10时有效) ( 由10时有效),，,17,3列出该时序电路的状态表，画出状态转换图和时序图,表7-4 例7-2电路的状态表,图7-6 例7-2的状态图,18,图7-7 例7-2的时序波形图,4电路的逻辑功能分析 由状态图或时序图可知，在CP脉冲作用下，Q1 Q0的数值从00到11递增，每经过4个CP脉冲作用后，Q1 Q0循环一次。同时在输出端产生一个进位输出脉冲Z。故该电路是一个模4加计数器。,19,7.3同步时序逻辑电路的设计,同步时序逻辑电路的设计步骤 建立原始状态图的具体过程 原始状态图的简化方法 同步时序逻辑电路的设计举例,主要内
6、容：,20,7.3.1同步时序逻辑电路的基本设计步骤,1由给定的逻辑功能要求求出原始状态图 建立原始状态图的具体过程如下： （1）确定时序电路模型 同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的由设计要求规定，有的由设计人员选择。不同模型对应的电路结构不同。 （2）分析电路的输入条件和输出要求，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、 表示这些状态。 （3）分别以上述状态为现态，确定在每一个可能的输入组合作用下应转移到哪个状态及相应的输出，即可求出原始状态图。,21,2状态化简 对原始状态图进行化简，消除多余的状态，保留有效状态，从而使
7、设计出来的电路得到简化。 3状态编码、并画出编码后的状态图和状态表 4选择触发器的类型及个数 触发器的个数n应满足nlog2 M ，M为状态的数目。 5求出电路的输出方程和各触发器的驱动方程。 6画出电路的逻辑电路图，并检查自启动能力。,22,7.3.2同步时序逻辑电路设计举例,例7-3 试设计一个同步8421码的十进制加法计数器，采用JK触发器实现。 解：（1）根据设计要求可知，该电路没有输入信号，有一个输出信号Z表示进位信号。可直接得到状态图如图7-18所示。,Q3Q2Q1Q0,0001,0010,0011,0111,1000,/Z,/0,/0,/0,/0,图7-8 例7-3的 状态图,2
8、3,（2）由此状态图很容易得到相应的输出方程： ，以及次态卡诺图如图7-9所示。,（a）总次态卡诺图,（b）Q3n+1 （c）Q2n+1,24,（d）Q1n+1 （e）Q0n+1 图7- 9 例7-3的次态状态图,25,（3）由上述状态方程可得各触发器的驱动方程：,26,（4）由上述驱动方程即可得到同步十进制加法计数器的逻辑电路图如图7-9所示。将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，因此该电路能够自启动。,图7-9 例7-3的逻辑电路图,27,本章小结,1时序逻辑电路一般由组合电路和存储电路两部分组成。 2按照电路的工作方式，时序逻辑电路
9、可以分为同步和异步时序逻辑电路两大类；按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型和Moore型时序电路。 3在Mealy型时序电路中，输出同时取决于存储电路的状态和输入信号；而在Moore型时序电路中，输出只与存储电路的状态有关。 4时序逻辑电路的分析，就是对一个给定的时序逻辑电路，通过分析，确定该时序电路的逻辑功能。 5无论是同步还是异步时序电路，它们的分析过程基本相同，只是在某些细节上有所不同。,28,6同步时序逻辑电路的分析相对较简单，而异步时序逻辑电路的分析则较复杂：在确定各触发器的状态转换时，除了考虑驱动信号外，还要考虑是否有符合要求的时钟脉冲上升沿或下降沿到来。 7时序逻辑电路的设计就是根据给定的逻辑功能要求，设计出符合要求的逻辑电路。它实际上是分析的逆过程。 8同步时序逻辑电路的设计步骤如下： （1）由给定的逻辑功能要求求出原始状态图； （2）对原始状态图进行化简； （3）对状态进行编码，并画出编码后的状态图和状态表； （4）选择触发器的类型及个数； （5）求出电路的输出方程和各触发器的驱动方程； （6）画出设计好的逻辑电路图，并检查自启动能力。,