第6部分逻辑门电路.ppt

《第6部分逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《第6部分逻辑门电路.ppt（46页珍藏版）》请在三一文库上搜索。

1、第6章 逻辑门电路,半导体基础 TTL门电路 CMOS门电路,2019/4/11,2,本章重点： * 半导体的特性及在数字电路中的作用； * TTL电路及CMOS电路的分析与应用； * 典型集成逻辑电路的应用。,本章难点： 集成逻辑门电路的应用。,2019/4/11,3,6.1 半导体基础,1. 半导体的特性 （1）掺杂特性。半导体对杂质敏感，通过控制掺杂的方法可以精确控制半导体的导电能力，制造出不同用途的半导体器件。,半导体是导电能力介于导体和绝缘体之间的一种物质。常用的半导体材料有硅（Si）、锗（Ge）、砷化镓（GaAs）等。,2019/4/11,4,（2）热敏特性。半导体对温度敏感，温度

2、升高则导电能力显著增强，利用这一特性可制造热敏电阻。,（3）光敏特性。半导体对光敏感，接受光照则导电能力明显增强，利用这一特性可制造光敏电阻。,2019/4/11,5,2. 纯净半导体 是完全纯净、结构完整的半导体，又名本征半导体。,2019/4/11,6,晶体原子之间靠共价键链接，共价键具有很强的结合力。 在绝对温度零度时（即0K，相当于-273.15），价电子无法摆脱共价键的束缚，不能自由移动。此时半导体不能导电。 室温下，价电子获得足够能量，足以摆脱共价键的束缚，成为自由电子，同时在原共价键相应的位置上出现一个空位，称为空穴（hole）。自由电子与空穴是成对出现的，称为电子空穴对。这种现

3、象称为本征激发。,2019/4/11,7,所以，在半导体中，有两种能够运载电荷从而形成电流的带电粒子（称为载流子）：自由电子和空穴。,2019/4/11,8,3. 杂质半导体 纯净半导体掺杂不同性质的金属杂质，就构成了杂质半导体。常用的杂质半导体有N型半导体和P型半导体。,2019/4/11,9,（1）N型半导体 在硅或锗的晶体中掺入少量的五价元素杂质（如磷、砷、锑等）。 杂质原子的五个价电子与周围硅原子组成共价键时，多出一个价电子，使晶体产生一个自由电子。 根据掺入杂质的多少，可以控制自由电子的数量。由于自由电子的数量远远大于空穴的数量，这种半导体导电以自由电子导电为主。将自由电子称为多数载

4、流子，简称多子；空穴称为少数载流子，简称少子。,2019/4/11,10,（2）P型半导体 在硅或锗的晶体中掺入少量的三价元素杂质（如硼、铝、铟等），与上面的P型半导体类似，由于掺入具有三个价电子的杂质，在与周围硅原子组成共价键时，少了一个电子，使晶体产生一个空穴。所以在P型半导体中，以空穴导电为主，空穴称为多子，自由电子称为少子。,2019/4/11,11,（3）PN结 PN结是半导体器件的核心。 利用特殊工艺，在一块纯净的半导体中，一边制成P型半导体，一边制成N型半导体，则在P型半导体和N型半导体的交界面上，会形成具有特殊性能、仅仅数微米的薄层，称为空间电荷区（又称势垒层或阻挡层），即PN

5、结。 PN结具有单向导电性，加正向电压时导通，加反向电压时截止。即：正向导通，反向截至。,2019/4/11,12,6.1.1 半导体二极管,半导体二极管简称二极管，是由PN结、导线、电极、管壳等部分组成的。,2019/4/11,13,二极管具有以下特性： 1）正向特性 二极管加正向电压时，只要电压有稍微增加，正向电流就会迅速增大很多。二极管处于导通状态。 2）反向特性 二极管加反向电压，且当反向电压小于UBR（反向击穿电压）时，反向电流非常小，几乎不受反向电压增大的影响。二极管处于截止状态。,3）反向截止特性 当二极管两端的反向电压大于反向击穿电压UBR时，反向电流突然剧增。二极管反向击穿。

6、,2019/4/11,14,6.1.2 半导体三极管,半导体三极管（双极型三极管）简称三极管，它是利用特殊工艺制成的具有两个PN结的半导体器件。它有三个电极：基极B、发射极E、集电极C。根据结构不同，三极管可以分为NPN型和PNP型两类。,2019/4/11,15,三极管常用的有4种不同的工作状态：,2019/4/11,16,6.1.3 场效应管,场效应管，是利用电场效应控制固体材料导电能力的有源器件，它与半导体三极管的区别在于：场效应管是多子导电，只存在一种极性的载流子，所以也称为单极型晶体管。它的优点是输入端电流接近零，所以输入电阻非常高。同时具有体积小、重量轻、噪声低、稳定性好、功耗小等

7、特点。,2019/4/11,17,6.1.4 开关特性,二极管开关工作条件：截止时外加反向电压；饱和/导通时外加正向电压。其开关等效模型为：,2019/4/11,18,2019/4/11,19,6.2 TTL门电路,TTL门电路是晶体管-晶体管逻辑门电路的简称，它是目前使用最为广泛的一种门电路。,2019/4/11,20,6.2.1 TTL与非门,2019/4/11,21,TTL与非门电路由三部分组成： 1. 输入级 包括多发射极晶体管VT1和基极电阻R1，形成与门电路，实现逻辑“与”功能。VT1的发射极是“与”输入 ，VT1的集电极是“与”输出端。 2. 中间倒相级 包括VT2及电阻R2，R

8、3。主要作用是将VT2管的基极电流放大，以增强对输出级的驱动能力。 3. 输出级 由VT3，VT4，VT5管和电阻R4，R5组成。VT3、VT4组成射极跟随器电路，同时与VT5组成推挽电路，提高电路带负载能力。,2019/4/11,22,当电路输入全为高电平时，输出F为低电平；输入中有一个或一个以上为低电平时，电路输出为高电平。其逻辑关系为：,2019/4/11,23,2019/4/11,24,6.2.2 集电极开路输出门,集电极开路门简称OC门。,2019/4/11,25,OC门与普通与非门相比功能灵活，可以实现线与功能。所谓线与就是几个OC门的输出端可以直接连接在一起，构成一个公共输出端，

9、用于实现输出信号的线与逻辑运算。,2019/4/11,26,OC门的特点及使用时需要注意的问题如下： 1）门必须外接上拉电阻RL才能正常工作。 2）多个OC门的输出可连接在一起构成“线与”逻辑。 3）若改变上拉电阻连接的电源可实现电平转换。,2019/4/11,27,6.2.3 三态输出门,三态输出门简称三态（Three State）门。它除了输出高电平、低电平两种状态外，还有第三种状态：高阻状态，也称禁止状态或开路状态，表示此时该门电路与其他电路的传送无关。,2019/4/11,28,三态门的基本用途是在数字系统中构成总线（BUS）。,（1）单向总线.。三态门电路可以实现同一条传输线上分时传

10、递几个门电路信号。,电路工作时，各门电路控制端仅有一个处于有效状态，各门电路控制端轮流有效，这样可以将各门电路的输出轮流送至传输线上而不互相干扰。,2019/4/11,29,（2）双向总线。利用三态门可以实现信号的双向传输,2019/4/11,30,6.2.4 TTL门电路使用注意事项,（1）电源和地 TTL电路对电源要求较高。电源电压上升，会导致门电路输出高电平VOH升高，使负载加重、功耗增大；电源电压降低，会使VOH减小，高电平噪声容限减小。 另外，为了保证系统正常工作，必须保证电路接地的良好性。同时，为了降低动态尖峰电流对系统的干扰，通常在电源与地之间接入滤波电容。,2019/4/11,

11、31,（2）电路外引端的连接 正确辨别电路的电源端和接地端，不能接反，否则将烧毁电路。 各输入端不能直接与高于5.5V或低于-0.5V的低内阻电源连接，否则会产生较大电流而烧毁电路。 输出端应通过电阻与低内阻电源连接。 输出端接有较大容性负载时，应串入电阻，防止电路在接通瞬间，产生较大冲击电流损坏电路。 除具有OC结构和三态结构的电路之外，不允许电路输出端并联使用。,2019/4/11,32,（3）多余输入端的处理 TTL门电路的输入端对地悬空时，相当于接高电平。但悬空时，容易使电路受到外界干扰而产生错误动作。 因此，TTL与门、与非门电路的多余输入端通常采取接一个固定高电平，例如接电源VCC

12、的做法。 TTL或门、或非门电路的多余输入端不能悬空，应采取直接接地的办法，以保证电路逻辑的正确性。 另外，在使用门电路时，还应注意功耗与散热问题。正常情况下，门电路功耗不能超过其最大功耗，否则将出现热失控而导致逻辑错误，甚至使集成电路损坏。,2019/4/11,33,6.3 CMOS门电路,由单极型场效应管为主组成的集成电路称做MOS集成电路。根据电路中选用MOS管的不同，可以分为三类： PMOS电路。由P沟道MOS管构成，制造工艺简单，但工作速度较低。 NMOS电路。由N沟道MOS管构成，制造工艺复杂，但工作速度优于PMOS电路。,2019/4/11,34,CMOS电路。由PMOS管和NM

13、OS管构成的互补对称型MOS电路，优点是静态功耗低、抗干扰能力强、工作稳定性好、开关速度较高。虽然制作工艺相对复杂、成本偏高，但由于其优点突出，是现在发展最快、应用广泛的一种集成电路。,2019/4/11,35,6.3.1 常见CMOS门电路,1. CMOS与非门 高速CMOS集成电路54/74HC00为四2输入与非门，即内部集成了四个2输入与非门，,2019/4/11,36,2019/4/11,37,2. CMOS或非门 高速CMOS集成电路54/74HC02为2输入四或非门。,2019/4/11,38,2019/4/11,39,3. CMOS反相器（非门） 高速CMOS集成电路54/74H

14、C04为六非门。,2019/4/11,40,2019/4/11,41,4. CMOS漏极开路输出门（OD门） OD门（Open Drain Gate）和OC门一样，可以实现“线与”逻辑，正常工作时也必须外接上拉电阻，同时通过改变上拉电阻所接的电源也可实现电平转换。其逻辑符号与OC门相同。,2019/4/11,42,5. CMOS传输门（TG门） TG门（Transmission Gate）是一种可控的双向模拟开关。当控制信号C=1时，MOS管导通，A和B之间呈现低阻状态，相当于开关接通；当控制信号C=0时，MOS管截至，相当于开关断开。,2019/4/11,43,6.3.2 CMOS门电路使用

15、注意事项,（1）电源规则 电源极性不能接反，否则将会造成集成电路的永久损坏。另外，电源电压应保持在最大极限电压范围之内。电源电压越高，电路抗干扰能力就越强，允许的工作频率就越高，但功耗会相应增大。,2019/4/11,44,（2）输入规则 与TTL门电路不同，CMOS门电路的多余输入端禁止悬空，而应采取如下措施： 多余的与输入端接VDD或高电平。 多余的或输入端接VSS或低电平，也可以通过电阻接地。,2019/4/11,45,（3）输出规则 除具有OD结构和三态输出结构的门电路之外，禁止将输出端并联使用。 禁止输出端直接与VDD或VSS连接。 为增加CMOS电路的驱动能力，同一芯片上的CMOS门允许并联在一起使用。不再同一芯片上的门电路不允许这样使用。,2019/4/11,46,除此之外，为防止CMOS门电路产生锁定效应，通常采取在电源输入端加去耦电路，在VDD与外电源之间加限流电阻等措施。同时，由于CMOS门电路承受静电电压的能力有限，故在操作使用过程当中，应尽量避免或减少静电的产生。以防因静电击穿而导致CMOS电路失效。,