电子设计自动化技术绪论.ppt

《电子设计自动化技术绪论.ppt》由会员分享，可在线阅读，更多相关《电子设计自动化技术绪论.ppt（91页珍藏版）》请在三一文库上搜索。

1、1,电子设计自动化技术 （ EDA技术） Electronics Design Automation,哈尔滨工业大学微电子中心,2,课程任务,课程任务：超大规模集成电路（Very Large Scale Integrated CircuitsVLSI）设计自动化方法及工具的基本原理 参考书： 超大规模集成电路设计方法学-杨之廉（清华） 数字系统设计自动化-薛宏熙 （清华） ULSI器件、电路与系统-李志坚 （清华）,3,第一章,绪论,4,本章内容,大规模集成电路技术发展历程 IC技术发展： IC发明 摩尔定律 光刻工艺发展 其他技术 生产线发展 设计业发展,5,课程内容,EDA技术发展 IC设

2、计内容 IC 和 Computer互相依赖发展 集成电路设计自动化技术发展 第一代: CAD 第二代: CAE 第三代: EDA ： 第四代: VDSM EDA,6,IC技术发展,晶体管发明1947年，Bell Lab. 巴丁.布拉顿，发现Ge片上两个探针，当一个探针电极电流变化，另一个电极电流成比例变化,7,IC技术发展,1948年 Bell Lib.肖 克莱从理论上提出两个平行PN结构成结型晶体管的设想 1949年 Bell Lib. 完成第一个PNP晶体管,1950年制成有良好结性能的生长结晶体管 1956年巴丁.布拉顿和肖克莱共同获得诺贝尔物理奖,8,IC技术发展,IC 发明-1958

3、年 TI 公司 单管互连 -1959年 4个晶体管 - 1961年 Fairchild 公司 平面技术（16个晶体管） Moor 定律-1965年 Fairchild 公司 Moor 提出 每一代（3年）硅芯片上的集成密度翻两番。 加工工艺的特征线宽每代以30%的速度缩小。,9,IC技术发展,MSI LSI VLSI ULSI 102-103 103-104 105-107 108 MSI(Middle Scale Integration) 中规模 LSI (Large Scale Integration ) 大规模 VLSI(Very Large Scale Integration) 超大规

4、模 ULSI(Ultra Large Scale Integration) 特大规模,10,Wafer, Chip, Die ， 16 Transistors/chip（61）,11,IC技术发展,在ITRS（International Technology Roadmap for Semiconductor, 国际半导体技术发展路线图） 2001版及其2002年修订版中，将2001-2007年定义为近期，而从2008-2016年定义为远期,12,生产年份定义：任意两公司达到每月1万个元件的生产量,2,1,13,4,8,32,14,特征线宽（半节距）： 亚微米（小于1微米） SM （Sub M

5、icron ） 深亚微米（小于0.5微米）DSM（Deep Sub Micron ） 超深亚微米(小于0.25微米） VDSM（Very Deep Sub Micron ）,15,今天一个家庭可能拥有100个CPU，一个汽车达40-50个CPU,16,17,IC技术发展,2001年8月，日本以下一代7050nm器件技术开发为目标, 开始启动一项 称为MIRAI的计划 (Millennium Research for Advanced Informa-tion Technology，新千年先进信息技术研究），20012007年 2013年实现32nm芯片； 目前分子、原子器件已有突破。美国科学杂

6、志评出2001年十大科技突破：以纳米碳管、纳米导线为基础的逻辑电路及使用一个分子晶体管的可计算电路 氢原子的直径为1=1/10nm 最近报道已制出4nm复杂分子，具有开关特性,18,IC技术发展,光刻工艺发展Photolithography (photo light process) 超微细光刻技术:采用分辨率增强技术；光学光刻的极限分辨率可以达到波长的1/2。 因为光学光刻材料可达到的深紫外波为193nm和157nm，即光学光刻极限为 0.1- 0.07 微米 目前利用光刻胶的减量应用和边墙的剖面控制等多种方法来使有效栅长最小化，可达到0.45微米,但对光刻胶、光刻工艺的（刻蚀控制等）的要求

7、更高。成本还不能太高。,19,IC技术发展,根据判断，世界微电子制造技术将在2013年前后即0.032微米时产生一次大的变革，其主要内容是主流光刻技术从光学光刻转移到下一代光刻技术，包括电子束投影光刻、离子束投影光刻（激光等离子体光源）、X射线光刻（分辨率30-50nm） 国际上正在研究利用毛细管放电获13.5nm强辐射EUV光源（Extra Ultra Violet）,20,IC技术发展,Moor定律(线宽)在传统的CMOS器件制造工艺中已经表现出其极限性,要不断引入新材料和新器件，如高k值栅介质、Cu引线等。 保持按Moor定律给出的速度发展已成为业界发展集成电路技术和生产水平的目标，直到

8、光刻掩膜版和工艺制造成本使线宽进一步缩小失去经济意义。,21,IC技术发展,22,23,24,25,26,人脑开关速度1ms=0.1MHz,27,28,课程内容,大规模集成电路技术发展历程 IC技术发展： IC发明 摩尔定律 光刻工艺发展 其他技术 集成电路产业发展 设计业发展,29,电子制造业对集成电路 巨大的市场需求 The huge requirement of market,中国是世界上最大的消费类电子信息产品的生产国。 -居世界第一产量的产品: 电视机、收录机、VCD视盘机、电话机、电子钟表计算器、电冰箱、空调机等。 -居世界主要生产地位的产品: 手机、软、硬盘驱动器、显示器、计算机

9、板卡、鼠标器等,30,增长曲线图,31,集成电路产业发展,集成电路是信息产业的基础 IC产值:信息产品产值: 国民经济增长=1:10:100 今天一个家庭可能拥有100个CPU，一个汽车达40-50个CPU “九五”以来，我国集成电路产业受到国家高度重视。 “十五”期间，全国芯片制造业的投资将超过100亿美元，相当于集成电路产业前30年投资总额的3倍，其中外资占一半以上份额。 “十一五”期间估计将投资300亿美圆以上。,32,集成电路进出口情况 The imports&exports of Chinas IC,33,1995-2005年我国集成电路销售额占世界市场的份额图 1995-2005

10、China IC Market vs Worldwide IC Market,34,产业情况 (Industry updates) 我国集成电路产业已具备了一定的发展基础,由十几个芯片生产骨干企业,几十个封装厂,数百家设计公司,若干个关键材料及专用设备仪器制造厂组成的产业群体,在地域上呈现相对集中的局势（苏浙沪、京津、粤闽地区）。 销售额2006年将达到1000亿元人民币,35,中国半导体产业情况,企业数量 650家 从业人员 20万人 销售额 750亿元 （2005年）,36,专业构成（销售额 545.3亿元-2004年）,37,集成电路生产能力预测 A Forecast of Produc

11、tion Ability,2005年 产量达到200亿块，销售额600-800亿 元， 约占当时世界市场份额的2-3%。 2010年 产量达到500亿块，销售额2-3000亿元右， 约占当时世界市场份额的5-8%左右。 (中国市场规模达1000亿美圆以上),38,中国IC知识产权现状,发展势头强劲 2000年起，我国IC专利申请量年增长率突破40（图1）,39,产业现状-知识产权是动力,自主知识产权是形成中国核心竞争力的关键,也是自主创新的关键.2004年我国进口集成电路占当年我国总进口额(5614亿美圆)的9.7%,是石油进口总额1.3倍,是各种钢材、铁矿砂及其精矿产品进口额的1.6倍. 集

12、成电路创新包括产品、技术和基础研究3方面。 专利处于起步 我国申请IC专利27252件，世界1024227件，占2.6% 国内企业申请4791件，其余是国际企业的申请。0.5% 中芯国际（上海）5年内为生产工艺的专利要付出1.7亿美圆的代价,纠纷很多,40,生产线发展,集成电路生产线特点：超精（光刻），超纯 （水、气），超净（灰尘） 一条6英寸生产线需2亿美元，8英寸10亿美元，12英寸20-30亿美元 国际概况 台湾16家IDM （Integration Device Manufacture）产值占全球7.8%，仅次于美、日、韩 专业代工制造（Foundry ）产值占全球76.8%，全球第一

13、（台集电- TSMC 、联电-UMC），其中UMC （Unite Manufacture Company）1987年成立，2003年60亿美圆.,41,生产线发展,国内发展 2000年国内8家上海华虹NEC、华晶、 华越、贝岭、先进、首钢NEC、友旺、南科 上海华虹 NEC 8”、 0.18-0.25微米工艺 其它为： 5-6” 0.8-1微米工艺。 2001年以来新建、已投产多家 上海 中芯国际0.13-0.5微米 上海 宏力 0.15-0.25微米 北京 中芯国际 12英寸 0.18-0.09微米 天津 Motorola 0.25微米(已转让中芯国际) 目前在建项目:TSMC（上海）,上海

14、新进, 中纬集体电路(宁波), 无锡华润华晶,华润上华,杭州士兰,吉林华微,柏玛微电子(常州),赛米微尔,南京高新,西安西岳等,42,生产线发展,在中国大陆正在和准备建立300毫米晶圆厂的有： 中芯国际（正在建立），宏力、Hynix-意法半导体、飞思卡尔和飞利普等 中国正在成为国际集成电路生产的基地！ 但是我们不掌握集成电路生产设备制造技术！,43,课程内容,大规模集成电路技术发展历程 IC技术发展： IC发明 摩尔定律 光刻工艺发展 其他技术 生产线发展 设计业发展,44,设计业发展,设计业已形成一个独立的产业 Fabless-无生产线的集成电路企业。投资小，借助国际最先进的生产工艺，得到有

15、自主知识产权的产品。未来几年内集成电路市场的一半销 售额将来自 Fabless (Fabrication） 利用Foundry实现芯片加工：一般先经过多芯片 (Multi-Project Wafer，简称 MPW)试投- 0.25微米试投片一次100万美圆，10个项目，一个10万。？,45,设计业发展,Design serves （Chipless）：台湾创意公司等 IDM（Integration Device manufacture ）企业中的设计部门 全球设计业 美国占60%，台湾占22% 中国占3%（自有知识产权的芯片只占全球0.3%份额),46,设计业发展,中国大陆 2001年：120

16、余家, 从业人员4000人 2003年9月：389家(企业270家),从业人员1.62万人,产值超过1亿人民币的近10家. （包括：专业、集成电路生产企业内、 整机企业内 、研究所、高校及海外独资企 业等） 最高设计水平0.18微米，主流在0.351.5微米；年设计能力超过500种,可设计几百万门级芯片. 包括；方舟、龙芯、北大众智32位CPU、星光数字图象处理汉芯DSP等 挑战:技术水平、国际竞争、整机配套、资金 、人才 发展快、差距正在缩小（5年可具备与国际设计 公司竞争的实力）,47,设计业发展,中国正在成为国际集成电路生产的基地！ 但是我们不掌握集成电路生产设备关键制造技术！ 我们还缺

17、少具有国际竞争力的自主知识产权芯片！ 7个国家集成电路设计产业基地、15个集成电路人才培养基地，年产值1亿元以上03年不足10家.05年超过15家，黑龙江？,48,课程内容,EDA技术发展 IC设计内容 IC 和 Computer互相依赖发展 集成电路设计方法学发展 第一代: CAD(Computer Aided Design) 第二代: CAE (Computer Aided Engineering) 第三代: EDA ： Top_down 设计技术；Behavioral Description (算 法级行为描述）；High-Level Synthesis； RTL 描述； 逻辑综合 第四

18、代: VDSM EDA,49,IC设计内容,Function,Logic,Circuit,Layout,.,X=A and B Y=C nor D,.,A,B,A,B,X,V,Vss,Vss,Vdd,A,B,C,D,X,Y,Z,X,Vdd,VSS,Verification,50,课程内容,EDA技术发展 IC设计内容 IC 和 Computer互相依赖发展 集成电路设计方法学发展 第一代: CAD 第二代: CAE 第三代: EDA ： Top_down 设计技术；Behavioral Description (算法级行为描述）；High-Level Synthesis； RTL 描述；逻辑综

19、合 第四代: VDSM EDA,51,IC 和 Computer互相依赖发展,Computer依赖IC的发展而发展：集成电路大规模和小型化 78-086; 82-286; 85-386;89-486; 93-奔腾;96-P6; 00-奔腾4代； IC依赖Computer的发展而发展Micovax2-286 Computer Aided Design（ CAD） Methus 286 CAE Electronics Design Automation（EDA） 每人每天画50门版图（手工），1000万门CPU版图需700人年,52,课程内容,EDA技术发展 IC设计内容 IC 和 Compute

20、r互相依赖发展 集成电路设计方法学发展 第一代: CAD 第二代: CAE 第三代: EDA ： Top_down 设计技术；Behavioral Description (算法级行为描述）；High-Level Synthesis； RTL 描述；逻辑综合 第四代: VDSM EDA,53,集成电路设计方法学发展,第一代: CAD (Computer Aided Design ) 传统电路验证方法是采用实验板，与实际差别大；不能进行容差分析和极限条件的验证，速度慢。 70年代：Layout DRC（Design Rule Check) + Circuit Simulation,54,Func

21、tion,Logic,Circuit,Layout,.,X=A and B Y=C nor D,.,A,B,A,B,B,X,V,Vss,Vss,Vdd,A,B,C,D,X,Y,Z,X,Vdd,VSS,Verification,55,集成电路设计方法学发展,56,IC设计内容,电路图,57,集成电路设计方法学发展,电路模拟：列出 数学形式的电路方程，求解。 SPICE（Simulation Program with Integrated Circuit Emphasis）：世界上第一个电路模拟程序，由美国加州大学伯克利分校于70年开始开发 1975年 第一个版本SPICE2G 1981年 SPI

22、CE2G6 在此基础上，发展起来的电路模拟程序：SPICE3，HSPICE，PSPICE ，Fast SPICE（1990）（Meth.p38,26),58,集成电路设计方法学发展,二极管（采用等效电路建模）,CD,K,A,K,符号,等效电路原理 电路模型参数提取 基尔霍夫定律面向节 点电压建立方程 解方程，求电路直流、 交流和瞬态特性,59,集成电路设计方法学发展,第二代: CAE( Computer Aided Engineering ) 80年代： Layout Placement and Routing + Logic Simulation+LVS(Layout Versus Sche

23、matic) 形成了比较完整的从逻辑模拟、电路模拟、自动布局布线和物理设计检查的后端CAD工具链 其中Physical Checking,包括: DRC + ERC (Electrical Rule Check) + LPE (Layout Parameter Extraction) + LVS ( P.87),60,IC设计内容,Function,Logic,Circuit,Layout,.,X=A and B Y=C nor D,.,A,B,A,B,B,X,V,Vss,Vss,Vdd,A,B,C,D,X,Y,Z,X,Vdd,VSS,Verification,61,DCT/IDCT芯片 MP

24、EG2编码芯片,62,MPEG4 4.85*4.85mm2 0.25微米工艺 5层铝,63,64,CMOS与非门（nand）,65,66,67,68,集成电路设计方法学发展,逻辑模拟： 功能、性能（时序）,69,集成电路设计方法学发展,模拟波形,70,集成电路设计方法学发展,第三代: EDA( Electronics Design Automation) 90年代 Top-Down Design(Top-Down设计技术): Hardware Description Language + Synthesis,71,IC设计内容,Function,Logic,Circuit,Layout,.,X

25、=A and B Y=C nor D,.,A,B,A,B,B,X,V,Vss,Vss,Vdd,A,B,C,D,X,Y,Z,X,Vdd,VSS,Verification,72,Top_down 设计流程,Spec.,Behavior HDL,RTL HDL,High-Level Synthesis,Netlist,Placement&Routing,IC Layout,FPGA,Area Timing Power DFT,Cell Library Design Rule. .,Simulating and Verification,FPGA Compiler,Synthesis,1G&2G,3G

26、,73,集成电路设计方法学发展,Behavioral Description （Specification） y”+3 x y+3 y = 0 用数值解 x1=x+d； y1=y+u*d ； u1=u - （3*x*u*d）- （3*y*d）； 已知 x、y、u 做一个IC专用电路，来求x+a 时yout 通过模拟来验证算法正确性,X1-X = d (y1-y)/(x1-x) = u=y y1-y =u*d y”=(y1-y)/X1-X= (u1-u)/d u1=u-3*X*u*d-3*y*d,74,use std.all entity diffeq is port (xin, yin, ui

27、n: in integer; xout, yout : out integer); generic ( a,d : integer) end diffeq; architecture diffeq of diffeq is begin process (xin, yin, uin) variable x,y,u : integer; variable x1,y1,u1 : integer; begin x:=xin; y:=yin; u:=uin; while (xa) loop x1:=x+d; y1:=y+u*d; u1:=u-(3*x*u*d)-3*y*d); end loop; xou

28、t=x; yout=y; end process; end deffeq;,VHDL Description (算法级行为描述）,75,集成电路设计方法学发展,高层次综合（High-Level Synthesis）目标 Behavioral Description at the algorithmic Level The behavioral in term of operation and computation sequences on inputs to produce the required outputs is specified. 将在行为域用操作和计算式表示的算法级描述作为输入

29、,由EDA工具自动生成所要求的结构域输出(结构级RTL宏模块),76,集成电路设计方法学发展, High-Level Synthesis 其中有 6次乘法、2次加法、2次减法、1次比较 a) 可以用2个乘法器、1个加法器、1个减法器、1个比较器，在7个时钟周期内完成，（设1次乘法需要2个周期完成） b) 也可用3个乘法器、1个加法器、1个减法器、1个比较器，在6个时钟周期内完成。 Resource Assignment Scheduling Resource Allocation 功能单元的选择、操作的调度、硬件的分配、时序的控制称为高层次综合。 (Automated Chip Synthes

30、is) (Meth.50),77,集成电路设计方法学发展,RTL 描述 一位全加器（组合电路） Sum = X Y Cin Cout= (X y)+ ( X + Y ) Cin,78,集成电路设计方法学发展,Architecture Full_adder is signal S : Bit; Begin S =X xor Y after 10 ns; Sum = S xor Cin after 10ns; Cout = (S and Cin) or (X and Y) after 20ns; End Full_adder;,79,集成电路设计方法学发展,Register Transistor

31、Level Synthesis 目标 从RTL、Dada_flow的行为域描述转化为门级结 构级描述 (Translation) 逻辑优化(Optimization) Automatic conversion of hardware description language (HDL)model into a gate-level netlist which meets a set of design criteria(area,speed,testability,design rules) So called “RTL Synthesis” “RTL Synthesis = Translat

32、ion+ Optimization”,80,集成电路设计方法学发展,综合结果 逻辑图 网表 G1 Xor a b s1 G2 Xor cin s1 Sum G3 And2 cin s1 S3 G4 And2 a b S2 G5 Or2 S2 S3 Cout,81,IC设计内容,逻辑图,82,集成电路设计方法学发展,综合后的 逻辑图,83,集成电路设计方法学发展,Reverse 版图照抄，DRC，ERC工艺要一样；侵权 版图照抄，提取电路、逻辑，DRC，ERC，LVS 逻辑模拟电路模拟版图从新设计版图验证 Bottom Up 自主知识产权 单元（逻辑+电路+版图） 系统 单元（逻辑+电路+版图）

33、 单元（逻辑+电路+版图）,84,集成电路设计方法学发展,第四代: VDSM(Very Deep Sub-Micron) EDA 97年以来（ SoC System on Chip） Top-Down + Bottom-Up 用 Top-Down 方法做系统设计、宏模块（IP Intellectual Property ）设计用IP复用技术设计来实现系统芯片Bottom-Up,85,集成电路设计方法学发展,SoC:工艺的发展允许在单一芯片上集成一个系统（SoC，System-on-Chip)。一个典型的SoC是采用深亚微米工艺的电路，其中包含一个或多个微处理器内核，至少10万门的用户门以及相当

34、容量的存储器。同时在芯片上实现CPU、DSP、数字电路、模拟电路、存储器等多种电路。,86,VDSMEDA (Top-Down and Bottom-Up),IP(1) （自己开发）,Placement and route,IP(2) (生产厂开发）,IP(3) (第3方开发）,SoC Layout,Synthesis,Simulation Verification DFT,netlist,System Design,Function Verification,87,集成电路设计方法学发展,Technology: 0.18 mm (C10N) Transfer Rate: 850 Mbit/s

35、 Package: P-TQFP-100 Analog Area: 20 % (relative) Digital Area: 80 % (relative),Design partly with Datapath Generator,88,集成电路设计方法学发展,SoC关键技术 软硬件协同设计； 系统级验证、测试； 深亚微米芯片版图设计； 设计平台； IP(Intellectual Property)设计和复用,89,Top_down 设计流程,Spec.,Behavior HDL,RTL HDL,High-Level Synthesis,Netlist,Placement&Routing,

36、IC Layout,FPGA,Area Timing Power DFT,Cell Library Design Rule. .,Simulating and Verification,FPGA Compiler,Synthesis,90,课程内容,绪论 IC的实现方法 VHDL 模拟与验证技术 逻 辑 综 合 高层次综合 深亚微米IC技术 测试和可测性设计技术 SoC设计中IP复用技术,91,全球集成电路总销售额 2000年2044亿美圆， 2001年降33%，是半导体行业历史上最严重的一次衰退； 2004年才恢复到2140亿美圆。 中国集成电路市场规模 2000年111亿美圆（945亿RMB ） 2001年135亿美圆（ 1144亿RMB） 2002年173亿美圆 (1471亿RMB） 2003年241亿美圆（2074亿RMB） 年平均增长39.4%;现约占全球11.3%.(需求量),