加工工艺32010.ppt

上传人:本田雅阁 文档编号:2609522 上传时间:2019-04-17 格式:PPT 页数:77 大小:7.96MB
返回 下载 相关 举报
加工工艺32010.ppt_第1页
第1页 / 共77页
加工工艺32010.ppt_第2页
第2页 / 共77页
加工工艺32010.ppt_第3页
第3页 / 共77页
亲,该文档总共77页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《加工工艺32010.ppt》由会员分享,可在线阅读,更多相关《加工工艺32010.ppt(77页珍藏版)》请在三一文库上搜索。

1、半导体加工工艺原理,概述 半导体衬底 热氧化 扩散 离子注入 光刻 刻蚀,化学气相淀积 物理淀积 外延 工艺集成 CMOS 双极工艺 BiCMOS,光刻,将掩模版上的图形转移到硅片上,Lithographc System,光刻系统的设备需要 甩胶机 烘箱或热板 对准与暴光机 对准机Aligner-3个性能标准 分辨率: 310%线宽 对准: 产量,光刻分辨率,对准机和光刻胶的分辨率是爆光波长的函数 波长越短, 分辨率越高 短波长能量高,爆光时间可以更短、散射更小,光源系统,光源 Hg Arc lamps 436(G-line), 405(H-line), 365(I-line) nm Exci

2、mer lasers: KrF (248nm) and ArF (193nm),接触式光刻,Resolution R 0.5m 掩膜板容易损坏或沾污,接近式光刻,最小特征尺寸: K1, 波长,g间距 最小特征尺寸3um,投影式光刻,增加数值孔径NA,最小特征尺寸减小,但聚焦深度也减小,必须折中考虑。,聚焦深度,光刻胶,负胶Negative Resist-爆光区域保留 正胶Positive Resist-爆光区域去除 光刻胶的成份 Resin 或 base materials Photoactive compound (PAC) Solvent 灵敏度-发生化学变化所需的光能量 分辨率-在光刻胶

3、上再现的最小尺寸,聚合物,聚合物是由许多小的重复单元连接而成的。 结构: 串联、分支、交联 光刻胶 爆光产生断链正胶 爆光产生交联负胶,DQN正胶,感光化合物DQ 基体材料N,DQN正胶的典型反应,PAC的氮分子键很弱,光照会使其脱离 Wolff重组,形成乙烯酮 初始材料不溶于基本溶液 PAC为抑制剂。,DQN正胶感光机理,邻叠氮萘醌类化合物经紫外光照射后,分解释放出氮气,同时分子结构进行重排,产生环的收缩作用,再经水解生成茚羧酸衍生物,成为能溶于碱性溶液的物质,从而显示图形,光刻胶的对比度,光刻胶的对比度,对比度:,光刻胶的涂敷与显影,显影中的三个主要问题,甩胶,先进光刻技术,浸入光刻 Im

4、mersion Lithography 电子束光刻 Electron beam Lithography X-Ray Lithography 离子束光刻 Ion Beam Lithography 纳米压印光刻Nanoimprint Lithography,浸入光刻,A liquid with index of refraction n1 is introduced between the imaging optics and the wafer. 优点: 分辨率与n成正比; 聚焦深度增加,电子束光刻,波长 例: 30keV, =0.07A 缺点: 束流大, 10s mA 产量低, 10wafer

5、s/hr.,X-Ray Lithography,Synchrotron Radiation,投影式X射线光刻,离子束光刻,Pt 淀积,FEA 制造,纳米压印光刻,纳米压印光刻,极高分辨率: 可以形成10nm的结构,半导体加工工艺原理,概述 半导体衬底 热氧化 扩散 离子注入 光刻 刻蚀,化学气相淀积 物理淀积 外延 工艺集成 CMOS 双极工艺 BiCMOS,刻蚀,硅片表面形成光刻胶图形后,通过刻蚀将图形转移到wafer上 干法、湿法等 Figure of Merit: 刻蚀速率 均匀性 选择比 例: 20 : 1 = polysilicon : silicon oxide,刻蚀,钻刻 Etc

6、h rate anisotropy RL : lateral etch rate RV: vertical etch rate A=0, isotropic etching A=1, anisotropic etching,腐蚀选择性,S的定义 Wet Etching S 受化学溶液, 浓度和温度控制 RIE S受等离子参数、气氛、气压、流量和温度影响,刻蚀,Physical etching Chemical etching,湿法腐蚀,Anisotropy 工艺简单 高选择比 无衬底损伤 非各向异性 工艺控制差 沾污,腐蚀过程,1 反应剂传输到表面 2 化学反应 3 生成物离开表面,常见材料的

7、腐蚀,SiO2 的腐蚀 6:1 = HF Thermal silicon dioxide , 1200 /min SiO2 + 6HF H2+ SiF6 + 2H2O NH4F NH3 + HF Si3N4的腐蚀 20 : 1 BHF at RT 10 /min H3PO4 , 140200 100A/min 3: 10 mixture of 49 % HF(in H2O) and 70 % HNO3 at 70 ,RSiO2/RSi100:1,常见材料的腐蚀,Aluminum H3PO4 + CH3COOH + HNO3 + H2O (30oC) 磷酸H3PO4起主要的腐蚀作用 硝酸HNO3

8、改善台阶性能 醋酸降低腐蚀液表面张力 水调节腐蚀液浓度,硅的腐蚀,HF/HNO3 Si + HNO3+6HFH2SiF6+HNO2+H2+H2O,硅的腐蚀,KOH : IPA : H2O =23.4 : 13. 5 : 63,R(100) 100X R(111) SiO2可以作为短时间掩膜,全自动湿法腐蚀操作设备,手动腐蚀设备操作,Chemical Mechanical Polishing(CMP),互连平坦化 以KOH, 或NH4OH为基体的含SiO2颗粒的磨料 颗粒尺寸 0.03-0.14m,等离子刻蚀,容易控制 对温度不敏感 高各向异性 刻蚀步骤: 气体离化、离子扩散到硅片表面、膜反应、

9、生成物解析、抽离反应腔,C+F*,CF4,等离子体,SiO2+F*,SiF4,+O2,BCl3,等离子体,B+Cl*,Al+ Cl*,AlCl3,C+F*,CF4,等离子体,W+F*,WF3,等离子刻蚀,直流辉光放电,典型压力:1Torr 极间电场:100V/cm,裂解 e* + AB A + B + e 原子离化 e* + A A+ + e + e 分子离化 e* + AB AB+ + e + e 原子激发 e* + A A* + e 分子激发 e* + AB AB* + e,直流辉光放电,极间高压电弧产生离子和电子 阴极产生二次电子,射频放电,直流放电 绝缘材料表面由于产生二次电子会屏蔽电

10、场 交流放电,刻蚀设备,高压等离子刻蚀,高压平均自由程腔体尺寸 刻蚀主要靠化学作用 少量的O2加入可以提高CF4刻蚀速率 C+OCO2,C F + Si Si = Si F + 17kcal/mole,500 mTorr CF4 对 Si 的腐蚀的基本思想是Si-F代替Si-Si:,等离子打破 105kcal/mole,打破能量 42.2kcal/mole,130kcal/mole,选择性刻蚀,H2加入减少F,形成富碳等离子。,Ion Milling,采用的惰性气体Ar 纯粹的物理轰击 高定向性 选择比差,离子铣可能带来的问题,斜坡转移 不均匀刻蚀 沟槽,Reactive Ion Etchin

11、g(RIE),硅片放置在功率电极上 低压工作, 离子的平均自由程较大,RIE,Cl对硅进行各向异性刻蚀 Cl对不掺杂的硅的腐蚀较慢 对掺杂的N-Si和polySi非常快 衬底电子迁移效应 离子轰击加速了Cl的穿透效应,RIE,草地问题,Damage in RIE,衬底上残余损伤 在聚合物刻蚀中,会留下残膜。 气相颗粒淀积 衬底上可能有金属杂质 物理损伤和杂质drive in 含C的RIE刻蚀30-300A硅碳化合物和损伤 Si-H键缺陷损伤,HDP刻蚀,磁场的存在,电子的路径被延长了很多,碰撞几率增大,导致离子密度和自用基的密度很大。 ECR系统 Si、SiO2的高选择性 ICP系统 不需外加

12、磁场,用RF激发,半导体加工工艺原理,概述 半导体衬底 热氧化 扩散 离子注入 光刻 刻蚀,化学气相淀积 物理淀积 外延 工艺集成 CMOS 双极工艺 BiCMOS,Chemical Vapor Deposition (CVD),化学反应过程 气体通过热反应腔时发生分解反应,CVD,气相淀积具有很好的台阶覆盖特性 APCVD = Atmospheric Pressure CVD 硅片平放 LPCVD = Low Pressure CVD 硅片竖放 PECVD = Plasma Enhanced CVD 硅片平放 HDPCVD = High-Density CVD 硅片平放,APCVD,淀积速率

13、快 系统简单 均匀性差 硅片温度240-450OC 常用淀积SiO2 O2 : silane = 3:1 N2 diluent 改善表面 PSG(phosphosilicate glasses) reflow BPSG(Borophosphosilicate glasses) reflow,Hot wall LPCVD,热壁 温度分布均匀、对流效应小 冷壁系统 减低壁上淀积 低压: 0.1-1.0Torr,LPCVD,多晶硅淀积 575-650oC 淀积速率:1001000A/min 非晶态 600oC PH3原位掺杂 Si3N4淀积 700-900oC SiO2淀积 台阶覆盖能力和均匀性优异

14、,PECVD(Plasma-Enhanced CVD),应用 Al上淀积SiO2 GaAs上淀积Si3N4 RF plasma给系统提供能量 PECVD 类型 Cold wall parallel plate Hot wall parallel plate ECR (Electron cyclotron Resonance),PECVD的优点,更低的工艺温度(250至450); 对高的深宽比间隙有好的填充能力(用高密度等离子体CVD); 淀积的膜对硅片有优良的粘附能力; 高的淀积速率; 少的针孔和空洞,因而有高的膜密度; 腔体可利用等离子体清洗。,PECVD,PECVD,ECR N2 2N N

15、与Silane反应形成 SixNy HDP(High Density Plasma)的低压强0.01 Torr导致长的平均自由程step coverage差 若系统设计成有一定的离子轰击,可以改善台阶 PECVD Silicon nitride final passivation or scratch protection layer 300 400, Ar or He SiH4 NH3 or N2,PECVD,PECVD,Si3N4 PECVD Growth rate density atomic content PECVD silicon nitride用于metal interconnect的隔离层,PECVD(Plasma-Enhanced CVD),氧化物淀积 氮氧化硅,Metal CVD,溅射的台阶覆盖不好 过去的技术: “钉头”降低了布线密度 金属CVD可以填充接触孔,Metal CVD,Wu CVD 400oC TiN黏附层,Metal CVD,CVD TiN 6TiCl4 + 8NH3 6TiN + 24HCl and N2 (700800 ),

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1