《计原及汇编6.ppt》由会员分享，可在线阅读，更多相关《计原及汇编6.ppt（38页珍藏版）》请在三一文库上搜索。
1、第六章 存储系统,第一节 存储器概述,一、存储系统：由多种不同工艺的存储器组成,二、存储器分类： 1、按存储介质：半导体、磁介质、光介质等。 2、按信息的可保存性：易失性、非易失性 3、按存取方式：RAM、ROM、SAM、DAM 4、按在计算机系统中的功能： 主存储器、辅助存储器、Cache存储器和控制存储器,第一节 存储器概述,三、存储器的主要技术指标：容量、速度、位价格,四、存储系统的分层结构：,第二节 随机存取存储器和只读存储器,1、静态 RAM 芯片(SRAM) （1）静态 MOS 存储单元电路举例,一、 RAM 芯片 所用器件主要有双极型和MOS型两类，可分为 SRAM芯片和DRAM
2、芯片两种。 SRAM特点：存取速度快、集成度低、功耗大 DRAM特点：存取速度较SRAM慢、集成度高、 功耗小, 定义： T1导通、T2截止，存“0” T2导通、T1截止，存“1”, 保持状态： 行选择线Xi 低，T5、T6管截止, 工作状态： 写“1”操作：行选择线Xi加高电平，位线 加高电平，使 T1截止、 T2导通（“1”状态） 写“0”操作：行选择线Xi加高电平，位线 加低电平，使 T2截止、 T1导通（“0”状态）,读操作：行选择线Xi加高电平,（2）SRAM 存储芯片举例 （Intel 2114）,内部结构(1K*4位) 每个位平面1024单元（64行*16列）,内部结构,（2）S
3、RAM 存储芯片举例 （Intel 2114）,引脚,（2）SRAM 存储芯片举例 （Intel 2114）,（1）单管 MOS 动态存储单元电路,定义： C有电荷，存“1” C无电荷，存“0” 保持状态： 字线及位线均为低电平。,2、 动态 RAM 芯片（DRAM）,工作状态： 写操作：字线Z加高电平 写“1”：位线W加高电平，经T对C充电（V1） 写“0”：位线W加低电平，电容C经T放电（V0） 写结束：字线Z、位线W加低电平。,读操作：先对位线W预充电，使其分布电容C1充电至 Vm=（V1+ V0）/2 ，然后字线Z加高电平。 若原存“1”：C经T向位线W放电，使W电平上升； 若原存“0
4、”：则W经T向C充电，使W电平下降。 为破坏性读出，需立即重写。,2、 动态 RAM 芯片（DRAM）,内部结构,（2）DRAM芯片举例 Intel 2116 (16k*1位),引脚及功能 16脚封装,（2）DRAM芯片举例 Intel 2116 (16k*1位),（3）动态存储器的刷新,每隔2ms周期对存储体中全部的存储电容充电,以补充所消失的电荷,维持原存信息不变,这个过程被称为“刷新”(按行刷新)。 最大刷新周期:全部刷新一遍所允许的最大时间间隔。,优点：读写操作不受刷新工作影响，系统存取速度比较快。 缺点：集中刷新期间必须停止读写，形成一段死区。,集中刷新方式 在2ms最大刷新周期内,
5、集中对每一行进行刷新。,（3）动态存储器的刷新,分散刷新方式 将存储周期分为两段,前段读/写/保持,后段刷新。,优点： 没有长的死区 缺点：存取速度降低，降低整机的速度。 刷新过于频繁,（3）动态存储器的刷新,优点：兼有前面两种的优点,对主存利用率和工作速度影响小。 控制上稍复杂。,异步刷新方式 按芯片行数决定所需的刷新周期数,并分散安排在最大刷新周期2ms中。,（3）动态存储器的刷新,3、主存容量的扩展,（1）位扩展 用1M*1位的存储芯片，组成1M*8位（1MB）的主存 采用数据线相拼接，共用一个片选信号 （2）字扩展 高位地址译码产生若干不同片选信号，按各芯片在存储空间分配中所占的编址范
6、围，分送给芯片。低位地址线直接送往各芯片,选片内某单元。,用8K*1位的存储芯片，组成8k*8位的主存,3、主存容量的扩展,用16K*8位的存储芯片，组成64k*8位的主存,3、主存容量的扩展,例1:半导体存储器总容量4k*8位,其中固化区2KB,选用EPROM芯片2716(2K*8/片),工作区2KB,选用SRAM芯片2114(1K*4/片),地址总线A15 A0 ，双向数据总线D7 D0,（1）芯片选取与存储 空间分配 共需: 2716 : 1片, 2114: 4片 存储空间分配:,（2）地址分配与片选逻辑,（3）逻辑图,答案：1） 8K*8的EPROM片 2片 8K*8的SRAM片 4片
7、 4K*8的SRAM片 2片,例2: CPU具有16根地址总线（A15A0），16根双向数据总线 (D15D0)，控制总线中与主存有关的信号有 (允许访存，低电平有效)， (高电平读命令，低电平写命令)。主存按字编址，其地址空间分配如下：01FFFH为系统程序区，由EPROM芯片组成，从2000H起共16K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。现有如下芯片： EPROM: 8K8位（控制端仅有 ），16K8位 SRAM: 16K1位，2K8位, 4K8位，8K8位 问题： 1）请从上述芯片中选择适当芯片设计该计算机的主存储器； 2）画出主存储器与总线逻辑连接图，其
8、中片选译码器可选用 3：8译码器74LS138或者采用逻辑门设计。,2）每个芯片的地址与存储器地址的特点,2片8K*8 EPROM地址 0000,0000,0000,0000 0001,1111,1111,1111 2片8K*8 SRAM地址 0010,0000,0000,0000 0011,1111,1111,1111 2片8K*8 SRAM地址 0100,0000,0000,0000 0101,1111,1111,1111 最后2片4K*8 SRAM地址: 1111,0000,0000,0000 1111,1111,1111,1111,4、主存储器与CPU的连接,（1）CPU与主存间的信息
9、交换方式 CPU通过MAR、MDR与主存交换信息。,（2）CPU与主存速度匹配 按CPU内部操作划分时钟周期,每个时钟周期完 成一个CPU内部操作。,同步控制方式：主存的一个存取周期包含若干个时钟周期。 扩展的同步控制方式：允许延长总线周期(增加时钟周期数),4、主存储器与CPU的连接,（3）数据通路匹配 总线的数据通路宽度: 数据总线一次能并行传送的位数,Intel 8088: 主存按字节编址,数据总线8位。总线周期占用4个CPU时钟周期,读 / 写8位,Intel 8086: 一个总线周期存 / 取两个字节。送偶单元地址。 数据总线低8位,传送偶单元数据。 数据总线高8位,传送奇单元数据。
10、,4、主存储器与CPU的连接,二、半导体只读存储器,第三节 高速存储器,一、 双端口存储器,二、 多体并行交叉存储器,三、 相联存储器,第四节 Cache存储器与虚拟存储器,第五节 辅助存储器,一、 磁表面存储器,二、 光盘存储器,1、磁带存储器 2、磁盘存储器：硬盘,三、 移动存储设备,第六节 磁盘阵列RAID,一、RAID0 用户和系统数据分布在阵列的所有磁盘上，有可 能实现多个条区并行处理,二、RAID1 磁盘镜像,三、RAID2 海明码,四、RAID3 奇偶校验,第六节 磁盘阵列RAID,五、RAID4 独立存取,六、RAID5 校验块循环分布,第六节 磁盘阵列RAID,七、RAID6 带有两个独立分布式校验方案的独立数据磁盘,八、RAID7 存储计算机操作系统,读 写,读 写,读 写,读 写,行 （字） 译 码,0110,1011,1010,0101,VCC,A0,A1,0,1,2,3,