门电路与组合电路.ppt

《门电路与组合电路.ppt》由会员分享，可在线阅读，更多相关《门电路与组合电路.ppt（143页珍藏版）》请在三一文库上搜索。

1、第14章 门电路和组合逻辑电路,14.1 脉冲信号,14.2 基本门电路及其组合,14.5 逻辑代数,14.4 MOS门电路,14.3 TTL门电路,14.6 组合逻辑电路的分析与综合,14.7 加法器,14.8 编码器,14.9 译码器和数字显示,14.10 数据分配器和数据选择器,14.11 应用举例,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。,5. 学会数字集成电路的使用方法。,本章要求：,2. 会用逻辑代数的基本运算法则

2、化简逻辑函数。,第14章 门电路和组合逻辑电路,模拟信号：随时间连续变化的信号,14.1 脉冲信号,1. 模拟信号,2. 脉冲信号 是一种跃变信号，并且持续时间短暂。,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,14.2 基本门电路及其组合,（1） 二极管的开关特性,相当于 开关断开,相当于 开关闭合,3V,0V,3V,0V,复习,（2） 三极管的开关特性,3V,0V,uO 0,相当于 开关断开,相当于 开关闭合,uO UCC,3V,0V,14.2.1 门电路的基本概念,逻辑门电路是数字电路中最基本的逻辑元件。 所谓

3、门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式： Y = A B,（1） “与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,0,B,Y,A,真值表,（2） “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： Y = A +

4、 B,真值表,1,1,1,0,（3） “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,真值表,1,0,1,A,Y,0,1. 二极管“与” 门电路,(1) 电路,(2) 工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,A,B,Y,C,“与” 门真值表,0V,3V,14.2.2 分立元件基本逻辑门电路,1. 二极管“与” 门电路,即：有“0”出“0”， 全“1”出“1”,逻辑表达式：,逻辑符号：,2. 二极管“或” 门电路,(1) 电路,0V,3V,3V,(2) 工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”

5、。,输入A、B、C有一个为“1”，输出 Y 为“1”。,2. 二极管“或” 门电路,即：有“1”出“1”， 全“0”出“0”,3. 三极管“非” 门电路,“0”,“1”,(1) 电路,“0”,“1”,(2) 工作原理,输入A为“0”，输出 Y 为“1”。,输入A为“1”，输出 Y 为“0”。,1.“与非”门电路,有“0”出“1”，全“1”出“0”,14.2.3 基本逻辑门电路的组合,2.“或非”门电路,有“1”出“0”，全“0”出“1”,3.“与或非”门电路,“与”门,“或”门,“非”门,任一“与”项为“1”，结果为“0” 所有“与”项均为“0”，结果为“1”,.“异或”门电路和“同或”门电路

6、,相异为“1”，相同为“0”,“异或”门电路,“同或”门电路,相同为“1”，相异为“0”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,14.3 TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成 “与非”门电路的工作原理、特性和参数。,14.3.1 TTL“与非”门电路,1. 电路,多发射极三极管,(1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,

7、截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2. 工作原理,1V,T2、T5截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,5V,“与非”逻辑关系,Y=A B C,逻辑表达式：,“与非”门,(1) 电压传输特性：,输出电压 UO与输入电压 Ui的关系。,3. TTL“与非”门特性及参数,电压传输特性,测试电路,C,D,E,(2)TTL“与非”门的参数,电压传输特性,典型值3.6V， 2.4V为合格,典型值0.3V， 0.4V为合格,输出高电平电压UOH,输出低电平电压UOL,输出高电平电压UOH和输出低电平电压UOL,A

8、,B,D,E,低电平噪声容限电压UNL保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。 UNL=UOFF UIL,允许叠加干扰, 定量说明门电路抗干扰能力,UOFF,UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。,0.9UOH,输入 低电平 电压UIL,0,1,2,3,1,2,3,4,Ui /V,UO/V,输入 高电平 电压UIH,高电平噪声容限电压UNH保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。 UNH=UIHUON,允许叠加干扰, 定量说明门电路抗干扰能力,UON,UON是保证输

9、出为额定低电平时所对应的最小输入高电平电压。,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO 8。,输入高电平电流 IIH和输入低电平电流 IIL,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,扇出系数NO,1,0,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL （mA）。,若要保证输出为高电平，则对电阻值有限制 R IIL UNL,平均传输延迟时间 tpd

10、,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形uO,14.3.2 三态输出“与非”门,“1”,电路,截止,14.3.2 三态输出“与非”门,“0”,电路,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。, 0 高阻,表示任意态,14.3.2 三态输出“与非”门,三态门应用：,可实现用一条总线分时传送几个不同的数据或控制信号。,电路,14.3.3 集电极开路“与非”门电路(OC门),OC门的特点：,1.输出端可直接驱动负载,2.几个输出端可直接相联,“0”,“0”,OC门的特点：,1.输出端可直接驱动负载,2.几个输

11、出端可直接相联,“1”,“线与”功能,0,14.4.1 CMOS “非”门电路,CMOS 管,负载管,驱动管,(互补对称管),A=“1”时，T1导通， T2截止，Y=“0”,A=“0”时，T1截止， T2导通，Y=“1”,14.4 CMOS门电路,14.4.2 CMOS “与非”门电路,(串联),(并联),14.4.3 CMOS “或非”门电路,(串联),(并联),（1）电路,（2）工作原理,设：,可见ui在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通） ui可传输到输出端，即uO= ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310

12、V）,导通,14.4.4 CMOS传输门电路,可见ui在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开） ui不能传输到输出端。,（010V）,14.4.4 CMOS传输门电路,开关电路,14.4.4 CMOS传输门电路,CMOS电路优点,(1) 静态功耗低（每门只有0.01mW, TTL每门10mW),(2) 抗干扰能力强,(3) 扇出系数大,(4) 允许电源电压范围宽 ( 3 18V ),(1) 速度快,(2) 抗干扰能力强,(3) 带负载能力强,14.5 逻辑代数,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值

13、只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,1. 常量与变量的关系,14.5.1 逻辑代数运算法则,2. 逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2. 逻辑代数的基本运算法则,普通代数 不适用！,证:,结合律,分配律,A+1=1,反演律,列真值表证明：,对偶关系： 将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,14.5.2 逻辑函数的表示方法,下面举

14、例说明这四种表示方法。,例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1. 列真值表,2. 逻辑式,取 Y=“1”( 或Y=“0” ) 列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由真值表写出逻辑式,各组合之间 是“或”关系,2. 逻辑式,反之，也可由逻辑式列出真值表。,3. 逻辑图,14.5.3 逻辑函数的化简,1.用 “与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1)

15、 应用“与非”门构成“与”门电路,由逻辑代数运算法则：,由逻辑代数运算法则：,(3) 应用“与非”门构成“非”门电路,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算法则化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例5：,化简,吸收,吸收,吸收,吸收,3.应用卡诺图化简,卡诺图: 是“与”变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,（1）最小项： 对于 n个输入变量有2n种组合, 其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量或反变量形式出

16、现一次，且仅一次。,如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,(2) 卡诺图,二进制数对 应的十进制 数编号,( 2)卡诺图,（a)根据真值表画出卡诺图,如:,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,( 2)卡诺图,（b)根据逻辑式画出卡诺图,将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例8方法填写。,( 3)应用卡诺图化简逻辑函数,解：,(a)将取值为“1”的相邻小方格圈成圈，,(b)所圈取值为“1”的相邻

17、小方格的个数应为2n，(n=0,1,2),( 3)应用卡诺图化简逻辑函数,解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,解：,写出简化逻辑式,多余,例7. 应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,1,例8. 应用卡诺图化简逻辑函数,1,14.6 组合逻辑电路的分析与综合,组合逻辑电路框图,14.6.1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列出真值表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：分析下图的逻辑功能

18、,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反演律,反演律,(3) 列真值表,逻辑式,(1) 写出逻辑式,例 2：分析下图的逻辑功能,.,化简,(2) 列真值表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,例3：分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,设：C=1,封锁,打开,选通A信号,B,Y,&,&,1,.,B,A,&,C,0,1,设：C=0,封锁,选通B信号,打开,例 3：分析下图的逻辑功能,14.6.2 组合逻辑电路的综合,设计步骤如下：,例1：设

19、计一个三变量奇偶检验器。 要求: 当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为 “0”。用“与非”门实现。,(1) 列真值表,(2) 写出逻辑表达式,取 Y=“1”( 或Y=“0” ) 列逻辑式,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,由卡图诺可知，该函数不可化简。,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,例 2: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开

20、工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态： 开工为“1”，不开工为“0”； G1和 G2运行为“1”，不运行为“0”。,(1) 根据逻辑要求列真值表,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求列真值表,(2) 由真值表写出逻辑式,或由卡图诺可得相同结果,(3) 化简逻辑式可得：,(4) 用“与非”门构成逻辑电

21、路,(5) 画出逻辑图,14.7 加法器,十进制：09十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0，1两个数码，“逢二进一”。,14.7.1 二进制,二进制数与十进制数对照,0 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111,14.7 加法器,加法器: 实现二进制加法运算的电路,进位

22、,不考虑低位 来的进位,要考虑低位 来的进位,14.7.2 半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,逻辑表达式,14.7.3 全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,(1) 列真值表,(2) 写出逻辑式,14.8 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,14.8.1 二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,

23、(1) 分析要求： 输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求： (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,(2) 列编码表：,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 画出逻辑图,将十进制数 09 编成二进制代码的电路,14.8.2 二 十进制编码器,表示十进制数,列

24、编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,写出逻辑式并化成“或非”门和“与非”门,画出逻辑图,法二：,十键8421码编码器的逻辑图,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,14.8.3 优先编码器,CT74LS4147 编码器功能表,例:CT74LS147集成优先编码器(10线-4线),T4147引脚图,低电平 有效,14.9 译码器和数字显示,译码是编码的反过程，它是将代码的

25、组合译成一个特定的输出信号。,14.9.1 二进制译码器,状 态 表,例：三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,例：利用译码器分时将采样数据送入计算机,总线,译码器工作,工作原理：(以A0A1= 00为例),0,总线,2-4线译码器,A,B,C,D,三态门,三态门,脱离总线,全为“1”,工作原理：(以A0A1= 00为例),0,脱离总线,全为“1”,双 2/4 线译码器,A0、A1是输入端,CT74LS139型译码器,14.9.2 二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高

26、电平时发光,2. 七段译码显示器,七段显示译码器状态表,动画,14.10 数据分配器和数据选择器,在数字电路中，当需要进行远距离多路数字 传输时，为了减少传输线的数目，发送端常通过 一条公共传输线，用多路选择器分时发送数据到 接收端，接收端利用多路分配器分时将数据分配 给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,14.10.1 数据选择器,从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,1,1,&,1,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,“与”门被封锁，选择器不工作。,CT74LS153型4选1数据

27、选择器,1,1,&,1,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,0,1,“与”门打开，选择器工作。,由控制端决定选择哪一路数据输出。,选中,D0,CT74LS153型4选1数据选择器,动画,由逻辑图写出逻辑表达式,多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,用2片CT74LS153多路选择器选择8路信号,若A2A1A0=010, 输出选中1D2路的数据信号。,A0,A1,A2,用2片CT74LS151型8选1数据选择器构成具有 16选1功能的数据选择器,CT74LS151功能表,例:,用CT74LS151型8选1数据选择器实现逻辑函数式 Y=AB+BC+

28、CA,解：将逻辑函数式用最小项表示,将输入变量A、B、C分别对应地接到数据选 择器的选择端A2 、A1 、 A0。由状态表可知,将数据输入端D3 、D5 、 D6 、 D7 接“1”，其余输入端接“0”，即可实现输出Y，如图所示。,将输入变量A、B、C分别对应地接到数据选择器的选择端 A2 、A1 、 A0。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y, 如图所示。,CT74LS151功能表,14.10.2 数据分配器,将一个数据分时分送到多个输出端输出。,数据输入,使能端,D,Y0,Y1,Y2,Y3,S,数据输出端,确定芯片是否工作,数据分配器的功能表,Y3 Y2 Y1 Y0,14.11 应用举例,14.11.1 交通信号灯故障检测电路,交通信号灯在正常情况下，红灯(R)亮停车，,黄灯(Y)亮准备，绿灯(G)亮通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。,解：,灯亮 “1”表示，灯灭 “0”表示，,故障 “1”表示，正常 “0”表示，,输入信号三个，输出信号一个,动画,(1) 列逻辑状态表,(2) 写出逻辑表达式,(3) 化简可得:,为减少所用门数,将上式变换为:,(4) 画逻辑图,发生故障时，F=1，晶体管导通, 继电器KA通电，其触点闭合, 故障指示灯亮。,