微型计算机接口技术讲义与习题精讲电子教案.doc

《微型计算机接口技术讲义与习题精讲电子教案.doc》由会员分享，可在线阅读，更多相关《微型计算机接口技术讲义与习题精讲电子教案.doc（98页珍藏版）》请在三一文库上搜索。

1、微型计算机技术及应用第一章 微型计算机概述1.1微型计算机的特点和发展一、分类:电子计算机通常按体积、性能和价格分类为:巨型机,大型机,中型机,小型机和微型机五类.从系统结构和基本工作上说,微型机和其他几类计算机并没有本质上的区别.所不同的是微型机广泛采用了集成度相当高的器件和部件,因此带来了以下一系列的特点.二、微型机的特点1.体积小,质量轻.2.价格低廉.3.可靠性高,结构灵活.4.应用面广.三、 微型机的发展:从1974年至今仅30 余年时间,微处理器经历了四代的发展.1. 第一代(1971年开始) 这是4位p的时期,典型产品为: 1971年10月,Intel4004(4位),1972年

2、3月,Intel 8008(8位),其集成度为2000管子/片,采用P-MOS工艺,10m光刻技术. 时钟频率为1MHZ.平均指令执行时间约为20s 2. 第二代(1973年开始) 这是8位p的时期,典型产品为:1973年,Intel8080;1974年3月,Motorola的MC6800.这两种是中档的8位p。1975年至1976年,ZILOG的Z80 ;1976年Intel 8085,这两档是高档的8位p. 其中Intel 8080的集成度为5400管子/片,它采用了N-MOS工艺,6m光刻技术。时钟频率为24MHZ.平均指令执行时间约为12s。 这一时期还出现了8位单片微型计算机,以In

3、tel 8048/8748、MC6801、Z8为代表,用于工业控制和智能仪表. 3. 第三代(1978年开始) 这是16位p的时期,典型产品为: 1978年,Intel 8086；1979年,Zilogo的Z8000；1979年,Motorola的MC68000,其集成度为68000管子/片,它采用了H-MOS工艺,3m光刻技术,时钟频率为48MHZ.平均指令执行时间约为0.5s. 4.第四代(1981年开始) 这是32位p时期,典型产品为: 1983年,Zilogo的Z80000；1984年7月,Motorola的MC68020,集成度为7万管子/片,采用CHMOS工艺,2m光刻技术。198

4、5年夏,Intel 80386,集成度为27.5万管子/片,采用CHMOS工艺,1.2m光刻技术,时刻频率为1620M HZ左右,平均指令执行时间约为0.1s. 1989-1995年,Intel又相继推出了80486和Pentium，其中Pentium的集成度已高达3100000管子/片,时钟频率高达150MHZ. 1 .2微型机的分类 可以以不同的角度对微型机进行分类.最通常的做法是把微处理器的字长作为微型机的分类标准.一. 4位微处理器二. 8位微处理器三.16位微处理器四.32位微处理器五.64位微处理器六分层的存储系统 存储器分为5层,从0层到4层. 0层: 0层通常是CPU内部寄存器

5、,离CPU最近,存储速度最快,单数量有限.1层: 空间局部性.时间局部性 片内CACHE称为第一级CACHE,片外CACHE称为第二级CACHE. 2层: 2层是主存储器.通常是由动态RAM(DRAM)组成.3层：3层是大容量的虚拟存储器，普遍使用的是磁盘存储器。4层：4层存储器用来存储一个时期内用不着的数据或者因其重要而需要保留的数据。这种归档（数据库）寄存往往采用磁带或可更换的磁盘和光盘。1 .3 微处理器、微型计算机和微型计算机系统一、计算机的基本组成和基本工作原理 (雷P12) 1、计算机的基本组成 (雷P12) 2、存储程序工作原理 (雷P13)二、名词术语 (雷P13)1、 微处理

6、器微处理器也称为中央处理单元CPU。2、 微机通过总线(BUS)和I/O(输入/输出)接口电路,把CPU和半导体存储器(ROM、RAM)有机的地组合在一起,即构成一台计算机的物理装置,称为微机。 按组装的结构不同,微机可分为 3、微机系统（雷P14） 微机配上外部设备、系统电源和系统软件就构成一个微机系统，简称系统。4、微机多机系统（雷P14）由多台微机或/和多片微处理器组合而成的微机复合系统。 5、微机开发系统MDS（雷P14） 6、计算机网络系统（雷P14） 7、多媒体（雷P14） 多媒体是指文、图、声、像等单媒体与计算机程序融合在一起形成的信息传播体。三、微机结构 (雷P14)1、 总线

7、 (雷P15)(1) 地址总线(AB)(2) 数据总线(DB)(3) 控制总线(CB)2、 微处理器(CPU或MPU) (雷P15)CPU一般由PC ：程序计数器 AR ：地址寄存器A ：累加器 RS ：寄存器阵列PLA ：控制信号产生电路ID ：指令译码器 IR ：指令寄存器3、 存贮器 (雷P16)4、微型计算机 (雷P15)5、微型计算机系统1.3微型计算机的应用一、 科学计算二、 信息处理和事务管理三、 过程控制、工业控制四、 仪器、仪表控制五、 家用电器和民用产品控制六、 事务处理、教学培训七、计算机辅助设计和辅助制造CAD/CAM1.4微型计算机中数的表示和编码(略)作业：2、3、

8、8第二章 8086微处理器21 的编程结构 一、 总线接口单元BIU总线接口单元的功能是负责完成CPU与存储器或IO端口传送数据。总线接口部件有以下部分组成：个段地址寄存器，即位的代码段寄存器；位的数据段寄存器；位的扩展段寄存器；位的堆栈段寄存器 位的指令指针寄存器 位的地址加法器 字节的指令队列二、 执行单元部件EU 执行单元部件的功能就是负责指令的执行。由内部结构图可以看到，执行单元部件由下列几个部分组成： 四个通用寄存器，即，； 个专用寄存器，即基数指针寄存器，堆栈指针寄存器，源变址寄存器SI，目的源变址寄存器DI； 标志寄存器（）； 算术逻辑单元（）； 负责完成取指令与存取操作数，即所

9、有与外部总线有关的操作均有其(BIU)完成，则负责分析、执行指令，并不需要与外部总线直接发生联系，其(EU)所需的数据和所产生的结果都通过接收或传送到外部总线。与两个单元一起并行工作，使得取指令与执行指令的操作并行进行，从而大大提高了工作效率 各通用寄存器的特殊用途和隐含性质如下表所示：通用寄存器的特殊用途和隐含性质寄存器名特 殊 用 途隐含性质AX,AL在输入输出指令中作数据寄存器不能隐含在乘法指令中存放被乘数或乖积,在除法指令中存放被除数或商隐含AH在LAHF指令中,作目标寄存器用隐含AL在十进制运算指令中作累加器用隐含在XLAT指令中作累加器用隐含BX在间接寻址中作基址寄存器用不能隐含在

10、XLAT指令中作基址寄存器用隐含CX在串操作指令和LOOP指令中作计数器用隐含CL在移位/循环移位指令中作移位次数计数器用不能隐含DX在字乘法/除法指令中存放乘积高位或被除数高位或数隐含在间接寻址的输入输出指令中作地址寄存器用不能隐含SI在字符串运算指令中作源变址寄存器用隐含在间接寻址中作变址寄存器用不能隐含DI在字符串运算指令中作目标变址寄存器用隐含在间接寻址中作变址寄存器用不能隐含BP在间接寻址中作基址指针用不能隐含SP在堆栈操作中堆栈指针用隐含三、/8088 总线周期的概念： 为了取得指令或传送数据，就需要的总线接口部分执行一个总线周期 在中，一个最基本的总线周期由四个时钟周期组成。在1

11、个最基本的总线周期中,习惯上将4个时钟周期称为4个状态-即T1状态,T2状态,T3状态和T4状态。 一个总线周期 = 4个时钟周期 - 4个T状态 总线周期 就是CPU从存贮器或I/O端口存取一个字节所需要的时间。(1) 在T1状态 送地址(2)在T2状态 撤消地址 低16位浮置成高阻态 最高4位输出状态信息 (3)在T3状态 低16位送数据 最高4位继续输出状态信息(4) TW状态 等待状态(5)在T4状态,总线周期结束.下面给出一个8086总线周期的时序图下图表示了一个典型的总线周期序列。指令周期：执行一条指令所需的时间称为指令周期。22 8086的引脚信息和工作模式一、8086/8088

12、的引脚信号和功能 1AD15-AD0 地址/数据复用引脚,双向工作(输入/输出,三态)第216脚分别为AD14AD0,第39脚为AD15. 在DMA方式下,这些引脚浮空(即高阻态)。2A19/S6,A18/S5,A17/S4,A16/S3 地址/状态复用引脚(输出,三态)第3538脚分别为A19/S6-A16/S3.这些引线也是多路开关的输出,在存储器操作的总线周期T1状态时,用来输出地址的最高4位,在总线周期的T2,T3,TW和T4状态时,用来输出信息。其中S6为O用来指示8086/8088当前与总线相连,所以,在T2,T3,TW和T4状态,8086/8088总是使S6等于0,以表示8086

13、/8088当前连在总线上。 S5是状态寄存器中断允许标志的状态,他在每一个时钟周期开始时修改.若当S5=1,表示当前允许可屏蔽中断请求,如S5=0,则禁止一切可屏蔽中断.S4和S3用于指出当前正在使用哪个段寄存器,编码表如下表所示。 编 码 表S4S3段寄存器(含义)00交换数据，当前正在使用ES01堆栈，当前正在SS10代码或无，当前正在使用CS或者未用任何段寄存器11数据，当前正在使用DS在DMA方式下,这些引线浮空(即高阻态)3 高8位数据总线允许/状态复用引脚(输出,三态) 这也是多路开关的输出.在总线周期的T1状态,8086在引脚输出信号,表示高8位数据线D15D8上的数据有效.当有

14、效时,把读写8位数据与数据线的高半部分(D15D8)连通.他与A0连接在一起,决定数据字是高字节工作还是低字节工作.在其他T状态(T2,T3,TW及T4状态)时, 作为一条状态信号线。 在DMA方式下,此线浮空.4 读信息输出,三态 第32脚为读信号输出端 在DMA方式下,此线浮空.5READY 准备就绪信号 第22脚READY信号输入端6INTR 可屏蔽中断请求信号输入 第18脚为INTR引脚7 测试信号输入 第23脚为测试信号输入端 这个检测信号是由WAIT指令来检查的.当CPU在执行WAIT指令时,它每隔5个时钟周期对输入进行一次检测.若 是高电平,CPU就进入踏步状态.若是低电平,等待

15、状态结束,CPU继续往下执行被暂停的指令.8NMI 非屏蔽中断输入信号 第17脚为NMI输入端非屏蔽中断输入信号,它是用上升沿触发的.这条线上的中断请求信号不受中断允许标志IF的影响也不能用软件来屏蔽.所以,当这条线上的电平发生从低到高的变化时,CPU就会在结束当前指令后,执行对应于中断类型号为2的非屏蔽中断处理程序.9RESET 复位信号输入 第21脚为RESET信号输入端 RESET复位信号高电平有效.8086/8088要求复位信号至少维持4个时钟周期的高电平才有效.这样才能完成内部的复位过程.复位信号到来后,CPU便结束当前操作,并对处理器标志寄存器,IP、DS、SS、ES及指令队列清零

16、,而将CS设置为FFFFH.当复位信号变为低电平时,CPU从FFFFOH开始执行程序.10CLK 时钟输入 第19脚为CLOCK输入端11VCC、GND 电源和地 第40脚为电源,第1、20脚为地 VCC是+5V(10)12 最小/最大模式控制信号输入 第33脚为引脚输入端 当引脚接+5V时,则CPU工作于最小方式；若该引脚接地时,则CPU 工作于最大方式. 引脚2431因不同工作方式具有不同意义,这些内容在下面讨论。二、 8086两种系统结构方式 下表列出了两种方式的不同特点 简略地说,最小方式与8085A系统的硬件组成相同,只是将CPU改成了8086。而最大方式是8086才有的,它是以多处

17、理器系统为前提的方式. 1. 最小方式 =+5V 在最小方式下,8086的引脚为2431的信号含义如下 (1) 存储器/输入输出控制信号输出. 第28脚 在DMA方式下,此线浮空.在8088中,此引脚的电平状态与8086相反. (2) 写信号输出 第29脚 在DMA方式下，此线浮空 (3) 中断响应信号输出 第24脚 可用作选通信号 (4) ALE 地址锁存允许信号输出 第25脚 要注意,ALE端不能浮空. (5) 数据收发信号输出 第27脚 在DMA方式下,此线浮空。 (6) 数据允许信号(输出、三态) 第26脚 在DMA方式下, 被浮空 (7) HOLD 总线保持请求信号（输入） 第31脚

18、 HLDA 总线保持响应信号（输出） 第30脚 8086在最小方式下的系统配置。 2. 最大方式 =0 (接地) (1)、 总线周期状态信号(输出，三态)在最大方式下,第26、27、28脚分别为、信号输出端.这些信号组合起来可以指出当前总线周期中所进行的数据传输过程的类型.（雷P138）、最大组态编码表 功 能0 0 0中断响应0 0 1读I/O端口0 1 0写I/O端口0 1 1暂 停1 0 0取指令1 0 1读存储器1 1 0写存储器1 1 1无 效 在时钟周期的T4期间、 的任何变化，指示一个总线周期的开始，而在T3期间或TW期间返回到无效态(111),表示一个周期的结束。(2)、 总线

19、请求/允许信号(输入/输出) 在最大模式下,第30、31脚分别为、端。这2个信号端可供CPU以外的2个处理器用来发出使用总线的请求信号和接收CPU对总线请求回答信号。 (3) 总线封锁信号(输出、三态) 在最大模式下,第29脚为信号输出端,低电平有效. 当信号有效时,其它总线主设备不能对系统总线请求进行控制. (4) QS1、QS0 指令队列状态 (输出信号) 在最大方式下,第24,25脚作为QS1,QS0信号输出端 这2个信号的编码反映了指令队列的操作状态.允许外部追踪8286内部的指令队列。QS1,QS0的编码组合和对应的含义如下表所示: 指令队列状态位的编码（雷P138，王承发P10）Q

20、S1 QS0指令队列状态(含义)0 0无操作,队列中的指令没有被取走0 1从队列中取出当前指令的第一字节1 0队列已空,在执行一条传送指令时,队列被重新初始化1 1从队列中取出队列的后续字节8086在最大方式下的典型配置（王承发P19）由最大方式的典型配置中,可以看出,最大方式配置与最小方式配置有一个主要的差别,就是在最大方式下,要接入一个8288总线控制器。由它释放状态信息码、,产生与多总线结构兼容的总线时序和控制信号。（雷P23、王P18） 8288总线控制器的连接（戴梅萼P24） 时钟信号CLK使得8288和CPU及系统中的其它部件同步。 根据、组合得到的信号可以分为下列4组： 送给地址

21、锁存器的信号ALE 送给数据总线收发器的信号 DEN和 DT 用来作为CPU进行中断响应的信号 两组读写控制信号、，分别控制存储器读写和 IO端口的读写。 是读存储器命令（memory read command）信号，此信号用来通知内存将所寻址的单元中的内容送到数据总线。 是写存储器命令（memory write command）信号，此信号用来通知内存接收数据总线上的数据，并将数据写入所寻址的单元中。是读IO命令(IO read command)信号，此信号用来通知IO接口将所寻址端口中的数据送到数据总线。是写 IO命令（IO write command）信号，此信号用来通知 IO接口去接收

22、数据总线上的数据，并将数据送到所寻址的端口中。 作业：4.1；4.2；4.3 2.3 8086 的操作和时序 一个微型计算机系统为了完成自身的功能,需要CPU执行许多操作。8086的主要操作如下: 系统的复位和启动操作暂停操作总线操作 中断操作 最小方式下的总线保持 最大方式下的总线请求/允许一. 系统的复位和启动操作 8086/8088的复位和启动操作是通过RESET引脚上的触发信号来执行的.8086/8088要求复位信号RESET起码维持4个时钟周期的高电平,如果是初次加电引起的复位,则要求维持不小于50S的高电平，即：250个时钟周期。 (8086一个时钟周期为200nS 个时钟周期)。

23、 复位时各内部寄存器的值标志寄存器 清零 指令指针(IP) 0000HCS寄存器 FFFFHDS寄存器 0000HSS寄存器 0000HES寄存器 0000H指令队列 空其它寄存器 0000H在RESET信号电平变化时,信号线的输出有什么变化呢?（由时序图分析） RESET信号变为高电平时,再过1个时钟周期，所有三态输出线就被置成高阻态，并且一直维持高阻状态直到RESET信号回到低电平。三态输出线包括AD15AD0、 A19/S6,A18/S5,A17/S4,A16/S3、和。还有几条非三态输出线，在复位后会处于无效状态，但不浮空，它们是ALE、HLDA、QT0、QT1。 下表示出了复位操作时

24、,8086的总线信号（戴P27表2.7） 复位时8086的总线信号信 号状 态 AD15AD0A19/S6A16/S3M/DT/ALEHLDAQT0QT1 低 低低 低 低低二. 总线操作 8086/8088 CPU与存贮器及外设端口交换数据,需要执行一个总线周期,这就是总线操作。 按照数据传输方向来分,总线操作可以分为总线读操作和总线写操作。 1. 最小方式下的总线读操作(王承发 P22 戴P2629)（在最小方式下，作为数据收发方向的控制信号）（在最小方式下，作为数据允许信号输出端）2.最小方式下的总线写操作(王承发 P23 戴P2930) 3. 最大方式下的总线读操作(王承发 P25 戴

25、P3031)、为总线周期状态信号，高8位数据据总线允许/状态复用引脚、是读IO命令信号、是读存储器命令信号、4. 最大方式下的总线写操作(王承发 P26 戴P3132) 5. 总线空操作(王承发 P28 戴P32)三.中断操作和中断系统 1. 8086的中断分类（戴P33）从产生中断的方法来分: 硬件中断:非屏蔽中断:通过CPU的NMI引脚进入,不受IF屏蔽.整个系统只有一个。可屏蔽中断:通过CPU的INTR引脚进入,当IF=1时,可进入,在系统中通过中断控制器8259A的配合工作,可屏蔽中断可以有几个,几十个甚至上百个(通过级连来实现)。 软件中断: 是CPU根据软件中的某条指令或者软件对标

26、志寄存器中某个标志的设置而产生的。如下图示出了8086/8088系统中关于中断来源的分类 2.中断向量和中断向量表（戴P34）所谓中断向量，就是中断处理子程序的入口地址,每个中断类型对应一个中断向量。中断向量表：把系统中的所有的中断类型码及其对应的中断向量按一定的规律存放在一个区域内,这个区域就叫中断向量表。右表表示了中断类型码和中断向量所在位置之间的对应关系。中断向量并不是任意存放的。一个中断向量占4个存储单元，其中，前2个单元存放中断处理子程序入口地址的偏移量（IP），低位在前，高位在后，后2个单元存放中断处理子程序入口地址的段地址（CS），同样也是低位在前，高位在后。按照中断类型号，对应

27、的中断向量在内存的0段0单元有规律地排列。3.硬件中断(戴P35) 8086/8088为外部设备提供了2条引线即：NMI和INTR来送入中断请求信号。4.硬件中断的响应和时序(戴P35P39)8086的中断响应要用2个总线周期。如果在前一个个总线周期中，CPU接收到外界的中断请求信号， CPU收到第2个负脉冲以后，立即把中断类型码送到数据总线的低8位D7D0上，通过CPU的地址/数据引脚AD7AD0传输给CPU。 5.中断处理子程序(戴P40)6.软件中断(戴P40)四. 最小模式下的总线保持 HOLD、HLDA； 下面画出了总线保持请求和保持响应操作的时序图 五.最大模式下的总线请求/允许在

28、最大模式下,8086CPU提供了2个总线请求/允许信号-、,它们可以分别连接两个其他的总线主模块。CPU对总线请求的处理不是像对中断请求的处理那样允许嵌套。最大模式下的总线请求/允许/释放时序 作业：4.4；4.5：4.72.4 8086的存贮器组织和I/O组织一. 存贮器组织8086 CPU有20条地址引线,它的直接寻址能力1MB。这一兆字节的存贮空间可以分为两个512KB的存贮体,一个用来存放奇数地址的字节(高字节),另一个存放偶数据地址的字节(低字节).如右图所示.偶数地址存贮器的数据线与数据总线的低8位(D7-D0)连接,奇数地址存贮器的数据线与数据总线的高8位(D15-D8)连接。地

29、址线A19A0可以同时对这两个存贮体单元寻址。A0用于对存贮体的选择：当A0=0时,选择偶数地址的存贮体；当A0=1时,不选择偶数地址存贮体，选择奇数地址存贮体采用另一单独信号。 存贮体的选选择 A0传送的字节0 00 11 01 1两个字节同时传送从奇数地址传送高字节从偶数地址传送高字节无操作 从右边的表中可以看出,利用A0和两个控制信号,可以同时对这两个存贮体进行读或写操作,也可以单独对其中一个存贮体进行读或写操作。 当进行字(16位数据)操作时,如果低8位字节恰好是在偶地址的存贮体中,高8位字节在奇地址的存贮体中,那么在一个总线周期中就可以完成16位的数据操作。如果要访问的低8位字节是在

30、奇地址的存贮体中,则16位的数据操作要在两个总线周期中才能完成：第一个总线周期用于在奇地址上完成低8位字节的数据传送,然后自动加1,在第二个总线周期继续完成在偶地址上高8位字节的数据传送。这种操作在8086中是自动完成的。所以，除了增加一个总线周期需要多用4个时钟周期外,其它方面与从偶地址开始的16位数据操作是一样的。1. 存储器的段结构 8086是把1MB存贮空间分为若干段来使用，每一段代表64KB长的连续存贮单元。每个段的起始地址叫基址,由软件设置的。段和段之间可以是连续的、分开的、部分重叠的,也可以是完全重叠的，如下图所示： 段的基址放在BIU的段寄存器中。BIU有4个段寄存器(CS、D

31、S、SS、ES),CPU可以通过这4个段寄存器访问4个段。如果要访问其他段,则必须用软件修改段寄存器的内容,把基址指向所要访问的内存段。这四个段可以支持64KB的代码段、64KB堆栈段和128KB的数据段。一般来说,程序不会超出这样大的存贮空间，但在一些较大型的程序中应认真考虑段的使用。这种分段结构,对系统设计和编程都带来很多好处。 2. 实际地址的产生讨论存贮单元地址时,要分清两种地址:实际地址和逻辑地址。实际地址(也称物理地址)是指一兆字节存贮单元中某一地址,是20位地址，它可以是00000HFFFFFH中的任意一个数值。CPU和存贮器之间交换数据时,寻址使用的是实际地址。但是,在程序设计

32、时,采用逻辑地址比较方便，逻辑地址有段地址和位移量组成，每当CPU访问存贮器时,就把逻辑地址变为实际地址。从逻辑地址得到实际地址的方法是:先把段寄存器中的基址向左移四位,然后再和位移量相加,其结果是实际地址。二. 8086的I/O组织及寻址 1. 8086的I/O组织 8086/8088系统和外设之间都是通过I/O接口芯片来联系的。每一个I/O接口芯片都有一个端口或几个端口，一个端口往往对应了芯片内部的一个寄存器或一组寄存器。微型机系统要为每个端口分配一个地址，此地址为端口编号，各端口编号是唯一的，不能重复。8086/8088允许有64K个8位的I/O端口,两个编号相邻的8位端口可以组成一个1

33、6位的端口。指令系统中既有访问8位端口的输入/输出指令,也有访问16位端口的输入/输出指令。CPU在执行访问I/O端口的指令(IN和OUT)时,从硬件上会产生有效的或信号。同时使(对8086)处于低电平或使 (对8088)信号处于高电平。通过外部逻辑电路的组合,产生对I/O端口的读/写操作.系统设计时,也可以通过硬件将I/O端口和存贮器放在一起统一编址,这样就可以用对存贮器的访问指令来实现对I/O端口的读/写。当然,在这种情况下,CPU访问I/O端口时和访问存贮器时一样,从硬件上是在使或信号有效的同时,使 (对8086)处于高电平或使 (对8088)信号处于低电平。通过外部逻辑电路的组合,产生

34、对存贮器的读/写信号而实现对I/O端口的操作。 2. 8086/8088的 I/O寻址方式8086/8088的I/O端口可以有两种寻址方式：存贮器编址 即将I/O端口置于1MB的内存空间中,把它们看作存贮单元。因此,存贮器的各种寻址方式都可用于寻址端口。这种方式使程序设计灵活,但缺点是占用了内存空间,且执行I/O操作时,因地址位数长,扩大了寻址区间范围,故使速度较慢。另一种是I/O独立编址,由专门设置的IN或OUT指令可访问64K个8位端口或32K个16位端口。任何两个相邻的8位端口可以组合成一个16位的端口,并且和存贮器字一样,对位于奇数地址的16位端口的访问,要进行两次才能完成,端口的寻址

35、方法不分段,因而不用段寄存器。端口地址仍为20位,只是高4位总是O。在I/O的64KB空间中,从F8HFFH这8个地址是INTEL公司保留使用的,用户不能占用,否则将影响用户系统和INTEL公司产品的兼容性.作业：第三章 8086的寻址方式和指令系统 (略)第四章 微型计算机和外设的数据传输4.1 接口的基本概念 (雷丽文P165，戴P107)一、什么是接口？ 1、定义：所谓接口就是连接CPU与外设之间的部件；它完成CPU与外设之间的信息传送。另外,微型计算机一些辅助CPU工作的外围电路,例如,中断控制器、DMA控制器、定时器、高速缓存(Cache)控制器等,也可称为接口电路或接口。 2、引入

36、接口的优点：接口的引入,使外设的研制不必陷入如何适应CPU的特性,同样CPU也不必考虑是否与哪一种外设相连接,并满足功能要求。这样,处理器和外设可按各自的规律发展更新,不断形成了微机本身和外设的标准化和系列化,这又促进了计算机接口的发展和标准化。二、 为什么要用接口1、问题的提出：CPU可以和存储器直接相连，而外设却只能通过接口来和CPU直接相连。是什么原因决定了存贮器不需要接口电路,可以直接连在总线上,而输入/输出设备却一定要通过接口电路与总线连接呢?为了回答上面的两个问题,需要了解存贮器和外部设备各自的特点,需要知道外部设备的输入/输出操作和存贮器读/写操作的不同之处。3、 存贮器和外部设

37、备各自的特点 通常,存贮器的基本结构只有很少几种,只要求很简单的控制信号，并且存贮器的存取速度基本上可以和CPU的工作速度相匹配，因此,CPU和存储器之间的定时和协调比较容易,这些决定了存贮器可以通过总线直接和CPU相连。 由于外部设备一般具有如下特点: (1) 品种繁多 有输入设备、输出设备、输入/输出设备、有检测或控制设备，这些设备有机械式,机电式和电子式，每一类设备本身可能又是由多种原理不同的具体设备组成。 (2) 工作速度慢 外部设备工作速度的分布范围相当宽,由每秒100个信息的电传打字机,有可能长达几秒才改变一个数据的温度传感器,也有高达每秒5兆位的硬件机等。无论哪一种,和CPU的运

38、算速度相比都慢得多。并且,这些数据的产生与消失是不依赖于主机的,各自按自己的速度提供数据。因此,接口要有对数据进行缓冲、变换与控制的一些有关信号。 (3) 信号类型、与电平种类不同 外设接口既有数字电压信号,也有连续的电流信号或其它模拟信号。既有TTL电平信号,又有其它高低大小不一、范围广、离散性大的电平信号。因此,需要接口将其变为符合计算机内部电平要求的数字信号。此外,有些设备的信号传送是串行的,而CPU是并行接收和发送信息，因此也需要接口完成并-串转换功能。 (4) 信息结构格式复杂 各设备之间的信息格式各不相同,需要接口在CPU与外设之间起协调作用,以减轻CPU的负担。 因此,输入/输出

39、设备与计算机连接时,不能采用存储器那样简单的方法,通常CPU与外设之间要有一个接口电路。 可见输入/输出接口电路是为了解决计算机和外部设备之间的信息变换问题而提出来的。输入/输出接口是计算机和外设之间传送信息的部件,每个外设都要通过接口和主机相连。接口技术就是专门研究CPU和外设之间的数据传送方式、接口电路的工作原理和使用方法的,以下将逐步讨论这些问题。三、 微机与外设的交互信息种类（戴P108 雷P167）一般来说微机通过接口与外设之间的交互信息有以下三种类型: 数据信息、状态信息、控制信息。1. 数据信息 数据信息是CPU与外设之间传送的基本信息, 数据通常为8位或16，根据信息的形式有可

40、划分为: (1) 数字量 数字量主要是键盘、磁带机、数字化仪等设备的输入信息或是输出到显示器,打印机,磁盘机,绘图仪等设备的输出信息。它们是二进制形式的数据,或以ASCII码表示的数据. (2) 模拟量 如果一个微机系统是用于控制的,那么,计算机的输入/输出信息是连续的物理量,如温度,压力,湿度,位移,流量等。这些物理量一般通过传感器并经过A/D转换,使这些模拟量变为计算机可识别的数字量,而经计算机处理后的数字量再通过D/A转换变为模拟量控制对象。 (3) 开关量 开关量可表示为两个状态,如开关的闭合和断开,电机的运转和停止,阀门的打开和闭合等,这样的量只要用1位二进制数表示就可以了。 2.

41、状态信息 状态信息反映了当前外设所处的工作状态,是外设通过接口送往CPU的。对于输入设备来说,通常准备好(READY)信号来表明输入的数据是否准备就绪；对于输出设备来说,通常用忙(BUSY)信号表示输出设备是否处于空闲状态,如为空闲状态,则可接收CPU送来的信息,否则CPU要等待。 3. 控制信息 控制信息是CPU用以控制外设操作而送出的命令信号。是CPU通过接口电路送出的信息,如控制外设的启动信息、停止信息、工作方式等。从含义上说，数据信息、状态信息和控制信息各不相同，应该分别传送。但在微机系统中，CPU通过接口和外设交换信息时，只有输入指令（IN）和输出指令（OUT），所以，状态信息、控制

42、信息也被广义地看成是一种数据信息。即状态信息作为一种输入数据，而控制信息作为一种输出数据。这样，状态信息和控制信息也通过数据总线来传送，但在接口中，这三种信息进入不同的寄存器。4.2 接口的功能和基本组成一、 接口的功能（戴梅萼P127、 雷丽文P166、 王承发P3） 简单地说，一个接口的基本功能是在系统总线和I/O设备之间传输信号，提供缓冲作用，以满足接口两边的时序要求。 由于外设的多样性及复杂性，对于不同的外设，接口的功能也不尽相同。一般来说，接口应具备下述功能。 1. 寻址能力 首先，接口要对选择存贮器和I/O的信号能够作出解释，此外，要对CPU送来的片选信号进行识别，以便判断当前本接口是否被访问，如果受到访问，还要决定接口中哪个寄存器受到访问。 2. 输入输出功能