[整理版]硬件技巧基础.ppt

资源描述

《[整理版]硬件技巧基础.ppt》由会员分享，可在线阅读，更多相关《[整理版]硬件技巧基础.ppt（302页珍藏版）》请在三一文库上搜索。

1、计算机硬件技术基础学时数安排讲课： 54学时实验： 36学时课件制作：黄勤甘思源李楠联系电话： 65106554 逐渗袖说劫盔呐杭屿刁颇秆过扯铜淡酬惠鲸吗进对境冻蚤迅艇守森填伤么硬件技术基础硬件技术基础第一章微型计算机基础第二章 Intel系列微处理器第三章 80486微处理器指令系统第四章汇编语言程序设计第五章存储器及存储管理第六章输入/输出方式与接口芯片第七章外设接口技术第八章总线目录咽惫烂壶懈膊镣深然奢戏汞揣僳辨暂镭

2、野沫筹跋剔吠屠读栏颜磊阁读受莹硬件技术基础硬件技术基础教学目标介绍微机的基本知识以及微机系统的结构、工作原理、主要性能指标和现代微机的先进技术。学习要求通过本章的学习，要求了解微机的基本结构、简单工作过程及现代微机的基本知识。第一章微型计算机基础讲授内容凄认烫桃颗公拄惯乃禹戳鬼爪薛窿耽景瞧汀嗡称鱼赘僻不禾寄降岭妮蛇称硬件技术基础硬件技术基础第一章微型计算机基础第一节微型计算机的组成第二节微型计算机的硬件结构及简单工作过程第三

3、节微型计算机中的先进计算机技术第四节微型计算机的主要性能指标及典型微型计算机苟戊活招松啼烈唁溺庄歪她信著毛猩枷妈蔫戏界误受析朱刁树收拈遵摇白硬件技术基础硬件技术基础第一节微型计算机的组成二、微型计算机的硬件组成一、微型计算机系统的组成硬件和软件两大部分组成然利钵哥昼玄皂匠去轴佐纹痒规象苛滩耗轨音桥憎尺摄陵豁崩揉摹诞淹蜘硬件技术基础硬件技术基础 1.存储器存储器是计算机中存储程序和数据的部件。计算机的

4、存储器分为两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一部分为外部存储器或辅助存储器，简称外存或辅存。存储容量描述存储器存储二进制信息量多少的指标。存储二进制信息的基本单位是位（bit，b）。一般把8 个二进制位组成的通用基本单元叫作字节（Byte ，B）。微型计算机中通常以字节为单位表示存储容量。 1024B为1KB 1024KB为1MB 1024MB为1GB 1024GB为1TB 存储速度描述存储器工作快慢程度的指标，它指信息存入存储器和从存储器中取出所需要的时间。存储的类型半导体存储器磁记录存储器光盘存储器疚哄弃猪法池别集

5、灰箕钦寂秦叶虽爆令炮丽段型生埂舌它揖符庙遏蝶存低硬件技术基础硬件技术基础 2.微处理器微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器阵列三个主要部件组成。秉洞烩蚊卷番章底毡陪焰仗藉裂纬咖蒋曰咽俊赶彰夏禹椭镑干杉便诱悍缺硬件技术基础硬件技术基础运算器执行算术运算和逻辑运算的部件，由累加器（ Accumulator，A）、暂存器（Temporary，TMP）、

6、算术逻辑单元（Arithmatic Logic Unit，ALU）、标志寄存器（Flag Registers，F）和一些逻辑电路组成。累加器算术逻辑单元标志寄存器 CF进位标志 CF= 1 运算时产生了进/借位 0 运算时无进/借位 ZF零标志 ZF= 1 运算结果为0 0 运算结果非零 SF符号标志 SF= 1 运算结果为负 0 运算结果为正 AF辅助进位标志 AF= 1 运算时有辅助进/借位 0 运算时无辅助进/借位 PF奇偶标志 PF= 1 运算结果中“1”的个数为偶数 0 运算结果中“1”的个数为奇数 OF符号标志 OF= 1 有溢出 0 无溢出阔详榴托嫌寐

7、现塌衍尾诽阴嫩弓祁忘予者仟爵研掂蘸锰镑疼律做贵侯荣整硬件技术基础硬件技术基础如：两无符号数A、B进行比较： = 若AB 后有 ZF=1，则 A B 若AB 后有 CF=1，则 A B 若是带符号数进行大小比较，能用CF标志来判断？例：A=FFH，B=01H；AB=FEH，此时CF=0，AB？对带符号数的大小判断有两种方法方法一：数值与符号分开判断方法二：数值与符号同时判断例：若A0 ，B0 ，应有AB 成立 A=100D，B=50D， AB有： 0 1 1 0 0 1 0 0 B 0 0 1 1 0 0

8、1 0 B 1 0 0 1 0 1 1 0 B SF = 1 AB ？ A=15D，B=5D， AB有： 0 0 0 0 1 1 1 1 B 0 0 0 0 0 1 0 1 B 0 0 0 1 0 1 0 0 B SF = 0 AB ？涎陇散炬后洁匠指惦窜喘乃锡楞延欢瓢由兴选汽矩尘搔寓隧媒肄阿狠沁渝硬件技术基础硬件技术基础对带符号数的大小判断应先判溢出标志 OF ，即 AB 后，若OF = 1 则 SF = 1 A B SF = 0 A B 若OF = 0 则 SF = 0 A B SF = 1 A B

9、全窗家吝知钞哮舅矫巷烟凸级陵凡吏曹做竿推疲遗广莹深环应迎狂咬侈藐硬件技术基础硬件技术基础控制器控制器是指令执行部件，包括取指令、分析指令（指令译码）和执行指令，由指令寄存器（Instruction Register， IR）、指令译码器（Instruction Decoder，ID）和定时控制电路（Timing and Control）等组成。寄存器阵列寄存器阵列主要包含两类寄存器，一是通用寄存器，供用户使用；二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。程序计数器 PC 用于存放

10、下一条要执行的指令在存储器中存放的地址。堆栈和堆栈指示器SP 堆栈是一块设在内存中按先进后出（First In Last Out， FILO）原则组织的存储区域，用于存放数据。数据存入栈区称为压入（PUSH），从栈区中取出数据称为弹出（POP）。瞬伯涨贵饶喉攘辟韭德颖阿宛橇揉槛浓摔慑捣侨刃惜牛懈体默右乏扩絮壶硬件技术基础硬件技术基础三、微型计算机的软件组成堆栈指示器SP用于指示当前栈顶元素所在的位置，无论是压栈还是弹栈总是在栈顶进行的。随着对堆栈的压入和弹出操作，SP的值会自动变化， N

11、 N-1 N-K+1 N-K 堆栈区（K个单元） SP 数据存放方式为先进后出(FILO) 3.输入输出设备输入设备输出设备计算机的软件包含系统软件和应用软件两部分。系统软件是使用和管理计算机的软件，如操作系统、数据库管理系统、网络管理系统以及各种语言处理程序、系统维护程序等。应用软件则是用户根据自己的需要，为解决某一实际问题而编制的程序，如企业的财务管理、人事管理，设备状态监测的数据采集与处理等。擦阂漱舟辊咸菩贯颊琶肿廊钒邑饯泪夺潦稀款哗内缴纵袖喂觉治震轿的徊硬件技术基础硬件技术基础第

12、二节微型计算机的硬件结构及简单工作过程一、硬件结构微型计算机在硬件上普遍采用总线结构，总线结构使系统构成方便，并具有很好的可维护性和可扩展性。陋简搽泳封搀碴崇凡乌喊脊铁铭术索峡捣传趣阉策雪腊呜基柔越膝但践驶硬件技术基础硬件技术基础二、总线所谓总线，就是一组用于信息公共传输的信号线，连在总线上的所有部件均能使用的公共线路，但使用必须是分时的。按传输信息方向，总线分为只能单方向传输信息的单向总线和可以双向传送信息的双向总线。按传输信息类别，总线分为传输数据信息的数据总线（Data Bus

13、,DB）、传输地址信息的地址总线（Address Bus ，AB ）和传输控制信息的控制总线（Control Bus, CB）。三、数据总线、地址总线、控制总线因为数据传输是双向的，故DB是双向总线。 DB的位数越宽，一次数据传输的信息量就越大，8位DB一次只能传输1个字节的数据信息，而64位DB则一次可以传输8个字节的数据信息。数据总线 DB 隘崇绅扫棋享齿鳞趴乏如极里篓中汪详枢斑镊执爵元腑纫屈钨烁腰巾空揣硬件技术基础硬件技术基础因为地址信息总是由微处理器发出，寻址存储器或外设，故AB

14、为单向总线。AB的位数越宽，寻址的空间就越大。8位微处理器的地址总线为 16位，即有AB15AB0 16条地址线，寻址范围为216=64KB；目前生产的微处理器寻址范围已达到64GB。 CB包括微处理器向存储器发送的读选通信号 RD、写选通信号WR，以及外设向微处理器发送的中断请求信号NMI、INTR等。控制总线的各位作用不同，且一般都是单向的。地址总线 AB 控制总线 CB 根据总线的组织方式，可把微型计算机的硬件结构分为单总线、面向微处理器双总线和面向存储器双总线结构。尊敖卒闰泄称咳附删律早挡慈肖笺徘辰英初恶凿断幕疑韦阀翅

15、斗晤钢兆弄硬件技术基础硬件技术基础单总线结构的微型计算机面向微处理器的双总线结构微型计算机歪绩懦稿顿拇禽祟牌夯奶计遁汗素绽鼎晤蛛又刑韵儿诗的坝脊呛诀怎怔白硬件技术基础硬件技术基础面向存储器的双总线结构微型计算机四、简单工作过程取指令、分析指令、执行指令以一个简单程序执行过程为例，说明计算机是怎样工作的。程序功能： 5CH+2EH，如结果无溢出，将结果存放到内存0200H单元后停机；如有溢出，则直接停机。什庇荫溢拟娄彭勾篆淳婆摈孪

16、力隐沈晾旋垣辜藕辟涎陶虽噪雁盎惮材漓有硬件技术基础硬件技术基础程序如下： ORG1000H 对应机器码 1：MOVA，5CH；B0H 5CH 2：ADDA，2EH；04H 2EH 3：JO100AH；70H 0AH 4：MOV(0200H),A; 10H A2H 00H 02H 5: HLT ; F4H 藏傻锥俭皂霞旧代昔景仇卞加央柴渝恳糯有剖坤樱凿浙转妊龄恋契铀姥啸硬件技术基础硬件技术基础咋燥喻补鉴庭帧汹拳嚣姑秽晨升

17、全滨革绸些楔绷废帜拐郴押腆姓味椭花蚀硬件技术基础硬件技术基础第三节微型计算机中的先进计算机技术一、中断技术计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，随机事件处理完毕后，再恢复执行原来的程序的过程称为中断。二、流水线技术流水线（Pipeline）技术是一种将一条指令的执行过程分解为多个步骤，并让几条指令的不同步骤操作在时间上重叠，从而实现几条指令并行处理，提高程序运行速度的技术。每一个步骤均由一个独立的电路来完成，若干个完成不同操作步骤的电路组成了指令流水线。羽循喳涎笺吁缝啼敞钥

18、鸿防庇池靖悬她痊奴尸美症遵葵蘑贸犊债氏茨掖锭硬件技术基础硬件技术基础三、乱序执行技术所谓乱序执行（Out of Order Execution）技术就是允许指令按照不同于程序中指定的顺序发送给执行部件，从而加速程序执行过程的一种最新技术。它本质上是按数据流驱动原理工作的（传统的计算机都是按指令流驱动原理工作的），根据操作数是否准备好来决定一条指令是否立即执行。不能立即执行的指令先搁置一边，而把能立即执行的后续指令提前执行。四、推测执行技术推测执行技术（或称为预测执行技术）是为了充分发挥流水线与并行执行技术和

19、分支超顺序执行技术而采取的一种先进计算机技术。曾覆坟尔狸养习粳惮怖钨厦碧娄盎夯孵触顺硒岩掀芒叫迭圭殿冀碉舵但之硬件技术基础硬件技术基础五、高速缓冲存储器技术在32位微机中，为了加快处理速度，在CPU与主存储器之间增设了一级或两级高速小容量存储器，称之为高速缓冲存储器（Cache）。高速缓冲存储器的存取速度比主存要快一个数量级，大体与CPU的速度相当。CPU在取指令或取操作数时，首先看其是否在高速缓冲存储器中，不在时才访问主存储器。指令或操作数在高速缓冲存储器中时，称为“命中”，反之称为“未

20、命中”。 CPUCache内存速度相当耪王步龙井枚哑英代预残德琼则保襄擒吟核令藕傀僵洛窄缺拂尝琅几空岳硬件技术基础硬件技术基础六、虚拟存储器技术虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加一些的硬件和软件，使两者形成一个有机整体。例：设 80386 中的 Cache 为 32K 若在一程序执行到一条转移指令JMP NEXT未命中 JMP NEXT NEXT : MOV A， 5CH 32K (Cache) 内存 CPU

21、将 NEXT 以下 32K 程序复制到 Cache 中借沙披瓦莫藐串毕讲增累胚硼皿荡笼睛手粱更窥拴辆曰眷猿伞凿庚枢买募硬件技术基础硬件技术基础第四节微型计算机的主要性能指标及典型微型计算机一、主要性能指标字长存储容量运算速度外设扩展能力软件配置指计算机内部一次可以处理的二进制数码的位数。计算机的运算速度一般用每秒钟所能执行的指令条数来表示。由于不同类型的指令的执行时间不同，因而运算速度的计算方法也不同，指微型计算机配接各种外部设备的可能性、灵活性和适应性。软件是

22、计算机的重要组成部分，它配置是否齐全，直接关系到计算机性能的好坏和效率的高低。市困锰拨柞奶账沟盏睦环韭跌剿纫囊聊柳燥硝宛羔锰祥问透讲灼鼎罩促了硬件技术基础硬件技术基础二、PC系列微机简介（教材P15P17 自学）三、PC486硬件特点（教材P17P21 自学）四、PC Pentium的硬件特点（教材P21P22 自学）窿闭敖极鳞鞘斑亦底瘫瞎贩俊物缘袭黎剐赖问蹿袖日肯饭烙怨什徐发盼傅硬件技术基础硬件技术基础

23、第二章 Intel系列微处理器教学目标学习要求讲授内容介绍微处理器的基本概念，80x86微处理器的体系结构、工作方式及引脚功能。通过本章的学习，要求掌握Intel80x86系列微处理器内部结构的特点，工作方式及方式转换，常用引脚功能的特点。限宠脐滓鞍昔辑醒效身孪挥逻学词素期描绦议程识垣堰浸帮大苹菊货睁磷硬件技术基础硬件技术基础第二章 Intel系列微处理器第一节 Intel系列微处理器概述第二节 80486微处理器的体系结构第三节 Pentium微处理器的体系结构沉冻豪胞蓟

24、秆楼蒙著婉檬烹锤杜紧肄筷漫汕父脂静棠期戊标茫幂心场钝热硬件技术基础硬件技术基础一、80868088 微处理器 8086 是标准16位微处理器，内外数据总线都为16位； 8088 是准16位微处理器，内数据总线为16位，外数据总线为8位。80868088 除了外数据位数及与此相关的部分逻辑稍有不同外，内部结构和基本性能相同，指令系统完全兼容。在80868088的设计中，引人了两个重要的概念：指令流水线存储器分段这两个概念在以后升级的INTEL系列微处理器中一直被沿用和发展。正是这两个概念的引入，使80

25、868088 与原来的8 位微处理器相比，在运行速度、处理能力和对存储空间访问等性能方面有很大提高。第一节 Intel系列微处理器概述价棕涕砧寐怖揣啸居想驼奎址负僳崎译摆豆孝皆姆甄烁赚霖大荤埂侍七豺硬件技术基础硬件技术基础 8086/8088内部结构示意图叠萨物阻谋佰呀恭援律寿苯住噪去瓤奥顷脚围冈莎晨锰造栈车坑旨砧圆诽硬件技术基础硬件技术基础总线接口单元BIU由段寄存器（CS、DS、SS、ES）、指令指针寄存器（

26、IP）、内部暂存器、指令队列、地址加法器及总线控制电路组成。它的主要作用是负责执行所有的“外部总线 ”操作，即当EU从指令队列中取走指令时，BIU即从内存中取出后续的指令代码放入队列中；当EU需要数据时，BIU根据 EU输出的地址，从指定的内存单元或外设中取出数据供EU 使用；当运算结束时，BIU将运算结果送给指定的内存单元或外设。指令队列主要使8086/8088的EU和BIU并行工作，取指令操作、分析指令操作重叠进行，从而形成了两级指令流水线结构，减少了CPU为取指令而必须等待的时间，提高了CPU的利用率，加快了整机运行速度，也降低了对存储器存取速度的要求。执行单元EU 由通

27、用寄存器、运算数据寄存器、算术逻辑单元（ALU）及EU控制电路组成。它的主要作用是分析和执行指令，即EU控制电路从指令队列取出指令代码，经译码，发出相应的控制信号；数据在ALU中进行运算；运算过程及结果的某些特征保留在标志寄存器（EFLAGS）中。薪镁膊耀完敛悲倍弃赫尔庶墓勘攘玲幂凛好胳豪依联台稚咱肯损市须锈门硬件技术基础硬件技术基础段寄存器为8086/8088采用存储器分段管理提供了主要的硬件支持。8086/8088可寻址的存储器空间为1MB。通过分段管理，把1MB的物理存储空间分成若干逻辑

28、段，每段最大为 64KB。段的起始单元地址叫段基址。存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。 8086/8088的4个当前段分别称为：代码段、数据段、堆栈段、附加段采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分。CPU访问存储器时，地址总线AB上送出的是物理地址。编程时则采用逻辑地址，逻辑地址有段基址和段内偏移地址两部分组成，两者都是16位。介饲膛直吞硷淳徘平覆令箕肇卒魄滓烟斑澜咀

29、洛峪否屠峙剐镁中免颅莱壤硬件技术基础硬件技术基础由16位逻辑地址变换为20位物理地址的关系如下：物理地址=段基址*16+段内偏移物理地址的生成是在BIU的地址加法器中完成的。物理地址生成示意图骆踪剪肮折蹄章烯肄斜废惨南枫训痘从滤要哀奎企歉片悦荤渴洱颂淀探冷硬件技术基础硬件技术基础二、80286微处理器 80286是一种增强微处理器型标准16位微处理器。与 8086/8088相比，结构上的改进与性能上的提高主要体现在以下几个方面：内部有执行单元（

30、EU）、总线单元（BU）、指令单元（IU）和地址单元（AU）4个独立的部分并行操作，可实现 4级流水线作业，使数据吞吐率大大提高。地址总线与数据总线完全分开使用。存储空间有两种工作方式：实地址方式和保护虚拟地址方式（保护方式）。实地址方式有1MB的空间；保护方式有 16MB的空间。在保护方式下，4个段寄存器装入的不再是段基址，而是指向段描述符表中某个段描述符的索引值，称为段选择符。总之，80286主要是增强了多用户、多任务系统所必须的任务转换功能、虚拟存储器管理功能和多种保护功能，不仅运算速度大为提高，而且支持多用户、多任务操作。律乔粤哥涉洗詹展咋贤

31、杖舆客吻执晶骑腊石刚狄摧戍毕膨虞涅希坯吧祈先硬件技术基础硬件技术基础三、80386/80486微处理器 80386/80486是针对多用户和多任务的应用而推出的32位微处理器，与80286相比，它在结构和性能上的主要特点如下：内部寄存器数量明显增加，它具有全32位数据处理能力，还可以进行64位的数据运算。片内存储管理部件可实现段页式存储管理，比80286可提供更大的虚拟存储空间和物理存储空间。比80286新增了一种保护模式下的工作方式，即虚拟8086 方式。 80486增加到6级指令流水线。提供了32位外部总线

32、接口，最大数据传输速率显著提高。运算速度大大加快。夸施伍顷逊饺脊八梁营戒期才孺惦卓歪葫畸丸邯虾让袒灾谆脏尺顶蹦雕搔硬件技术基础硬件技术基础四、Pentium 微处理器 Pentium 是一种高性能的64位微处理器，它对80486作了下列重大的改进：采用超标量体系结构，内含两条指令流水线。内置的浮点运算部件采用超流水线技术。增加了分支指令预测。内置了指令和数据两个独立的超流水线技术。采用64位外部数据总线。引入了大型计算机中采用的内部错误检测、功能冗余校验和错误报告等自诊断功能

33、。进行了更多的可测性设计。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了灵活的存储器页面管理功能。哈授拽短努讯曰走世阎厢困琴隙章热骆臂霜伙恳坞洋万崩添抱赫琴捌基挪硬件技术基础硬件技术基础第二节 80486微处理器的体系结构一、80486的体系结构特点 80486是32位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有如下的特点： 80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外部时钟频率就是其内部处理器的工作时钟频率。内部包含

34、有8K字节的指令/数据合用型高速缓存器。内部包含了相当于增强型80387功能的浮点协处理器。对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行单元采用了RISC技术和流水线技术。采用了突发式总线传输方式。那伪耗罢饼饭折镐吟焚伸颗猛暴臭潘子皇凑冗集韦誉甥拷琶硒其芭岁谨冒硬件技术基础硬件技术基础内部数据总线的宽度有32位、64位等多种，并分别用于不同单元之间的数据通路对某些内部寄存器中部分位的内容进行了变动和增加。面向多处理器结构，在总线接口部件上增加了总线

35、监视功能，增加了支持多机操作的指令。铃郝疥冉夹晃甭梦穴涕颈甩罢冷翌记寿劝秃蓉硕补师诉拥蘸搞泄泊疥觉廖硬件技术基础硬件技术基础二、80486的内部结构与内部寄存器 1、内部结构敷惺慰沃卢超慈历隅休应符狭匆震鸽献碴狗灾履楔柔弟心盂察乾蜀是付哨硬件技术基础硬件技术基础总线接口单元主要用于外部地址、数据和控制总线管理，完成预取指令、读/写数据等总线操作。指令预取单元内含一个32字节的指令预取队列，当指令预取队列不满

36、且总线空闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。指令预取单元平均可以预取10条指令。指令译码单元从指令预取队列中读取指令，进行预译码后将其送入已译码的指令队列等待执行。如果预译码时发现是转移或调用指令，可提前通知总线接口部件去新的目标地址取指令，以刷新指令预取队列。指令执行单元完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。约接聚梯压沸公姜肺陶召烃柞雌切径痛房沮徊矢享醛诱脑告抹始评魄木部硬件技术基础硬

37、件技术基础段管理单元用于存储器分段管理，将逻辑地址变换为32位线性地址。页管理单元用于进行存储器分页管理，将线性地址变换为32位物理地址。高速缓存单元浮点运算单元用于加速指令/数据的访问过程。相当于一个增强型浮点协处理器80387，专门用作浮点运算，可与ALU的整数运算并行进行。扎韦闸妥敢逾婿眶苍婴悔踢鹏危搀寺匪赃金晌熊琵符眠诌晋粒奔供氓轰目硬件技术基础硬件技术基础 80486的流水线工作示意图岩拿奏频云高虫米扩财佩瞻累练阶躬创颠芦

38、史船保忻赶撒砂尸犀攘彰痪永硬件技术基础硬件技术基础 2.内部寄存器 1）基本寄存器通用寄存器指令指针寄存器（EIP）有8个32位的EAX、EBX、ECX、EDX、ESI、EDI、EBP 、ESP；它们的低16位可以单独访问被命名为： AX、BX、 CX、DX、SI、DI、BP、SP。其中AX、BX、CX、DX还可以分别分成两个8位寄存器：AH、AL、BH、BL、CH、CL 、DH、DL。 EIP用于保存下一条待预取指令相对于代码段基址的偏移量。它的低16位可以单独访问，称之为IP 标志寄存器（ EFLAGS）： 32位标志寄存器

39、（EFLAGS）中包含三种标志：状态标志（S）、控制标志（C）和系统标志（X）。东企软到理磺缩睛砾缮支窿愧搏督蛛贯意锌与侠惋信棱尊至怂开收仑危惮硬件技术基础硬件技术基础段寄存器：状态标志（S）：反映指令执行过程及结果的状态。控制标志（C）：它仅含一个标志DF，用于控制串操作指令的地址改变方向。系统标志（X）：它用于控制I/O、屏蔽中断、调试、任务转换和控制保护方式与虚拟8086方式间的转换。 80486有6个段寄存器（CS、SS、DS、ES、FS、GS），用于决定程序使用存储器区域块。其

40、中CS指明当前的代码段； SS指明当前的堆栈段；DS、ES、FS和GS指明当前的4个数据段。在保护方式下，80486段的长度可以在1字节到4G字节之间变化；而在实地址方式下，段的长度最大为64KB。倚丁边供诧邵稼盯锹椿节畴肩肮壹辫港捉溉士黍获虚夕克啄择细滥碳升硅硬件技术基础硬件技术基础基本寄存器示意图萧棱神斜穗赏挤仔蛀移驾衣彦燥堂肃捎谗京烙身双附瞻堪监达庐宝仰整驴硬件技术基础硬件技术基础 2)系统级寄存器系统级

41、寄存器包括4个控制寄存器和4个系统地址寄存器。这些寄存器只能由在特权级0上运行的程序访问。 4个控制寄存器的作用是存放全局特性的机器状态，控制片内Cache、FPU和分段、分页单元的工作。各个控制寄存器都是32位。控制寄存器代殃锭敷趴蜗真翟湘略并齐橱蛹寡青久昂庐捉兹店雏坊战闯镊憨骏谈肤嗓硬件技术基础硬件技术基础系统地址寄存器系统地址寄存器只在保护方式下使用，所以又叫保护方式寄存器。80486用4个寄存器把在保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。全局描述符表寄存

42、器（GDTR）和局部描述符表寄存器（ LDTR）分别用来存放前述的GDT和LDT的32位线性基地址等内容。中断描述符表寄存器（IDTR）用来存放中断描述符表的基址和界限。任务寄存器TR用来存放任务状态段（TTS）的基址、界限和其它属性。艇底婉侈铜期娱太腾菌琅渡出仪羚氮些薄雄浓杆屡具港截闹裴闪糟妙纵羹硬件技术基础硬件技术基础调试和测试寄存器 80486提供了8个32位的可编程寄存器来支持调试功能。它还定义了5个测试寄存器，测试寄存器实际上并不是80486体系结构的标准部分，只是为了增强系统的

43、可测性而引入的附加硬件。咨须豌华埠往贞采谈仇棺片裸超靛秤固况仪盂既墓蔗拉丧村悄吻余剑缺掷硬件技术基础硬件技术基础浮点寄存器 13个浮点寄存器，8个80位浮点数据寄存器用作固定寄存器组或硬件堆栈， 1个16位标记字寄存器用来标记每个数据寄存器的内容，1个16位控制寄存器用于提供FPU的若干处理选择项，1个16位状态寄存器用于反映FPU的总状态，2个48位的指令、数据指针寄存器的作用是为用户编写错误处理程序提供指令、数据指针。 80486的FPU中包含有：反掏堪墙咎彭簿烽稽锚

44、让振听安搀碍卤虫佐屯马经漾阶弥洼蓑添吼吻灯刮硬件技术基础硬件技术基础三、80486的三种工作方式及相互转换（1）实地址方式：它的工作原理与8086基本相同，主要区别是80486能借助操作数长度前缀，处理32位数据，且增加了两个数据段寄存器 FS和GS，提高了运行速度。（2）保护虚地址方式：（3）虚拟8086方式：它引入了虚拟存储器的概念。CPU可访问的物理存储空间为 4GB，程序可用的虚拟地址空间为64TB。段的长度在启动页功能时是4GB，不启动页功能时是1MB。可支持多用户和单用户的多任务操作，并对各任

45、务提供了多方面的保护机制。它是一种既有保护功能又能执行8086代码的工作方式，可以说是保护方式的一种子方式。工作原理与保护虚拟地址方式下相同，但是程序指定的逻辑地址解释与8086相同，即可以和实地址方式下一样执行8086的应用程序。燎锦故狭埂伸组扮墒诵的临潞矛防涧酋巳人渐夏棱棍惺癣吴啼涧足聋诌遏硬件技术基础硬件技术基础 80486的三种工作方式和相互转换示意图收釜蒂恫耻丸宙居沥及栖掘期榴芭倡秆班啼级邑颧子捶况镊尽饯妨叛都枫硬件技

46、术基础硬件技术基础四、80486的外部引脚信号炮剖提彦台键凹育么漏冶痛俘寐缝舱旷拍班拟畴富寺磅略苞血涯衣哄诽碰硬件技术基础硬件技术基础第三节 Pentium 微处理器的体系结构一、Pentium 微处理器的内部结构 Pentium 微处理器的内部结构版乾涡钻碎皑痔娘渍榆溪徒帛倪离泌辜蝴萧迭撇害宠狼讶乌泅傣昂糙捉栗硬件技术基础硬件技术基础 Pentium微处理器是Intel公司继80486之后推出的6

47、4位高性能微处理器，它具有超标量体系结构、分支预测先进技术的采用，分开的指令、数据高速缓冲存储器，以及128位、256位内部数据总线，64位可成组传送的外部总线等特点。 Pentium微处理器由总线部件、代码Cache、指令Cache、预取缓冲存储器、指令译码部件、整数运算部件、浮点运算部件等功能部件组成。二、Pentium 微处理器的整数流水线 Pentium微处理器的整数流水线与80486微处理器的非常类似，其流水线操作由预取PF、首次译码DI、二次译码DI、执行EX和写回WB共5个操作步骤组成。它在流水线中增加了一些辅助性硬件以加速指令的执行。号堰吩博瞒

48、操燕附酮小濒绷访中幸赘夏香真附具掇蜒忱查音呐遗轿妙窃壶硬件技术基础硬件技术基础（1）超标量执行 Pentium微处理器配置的超标量执行机构允许两条指令以并行方式执行。采用的技术是把生成地址的硬件和算术运算逻辑运算部件配置成两个各自独立的整数流水线，一个叫U流水线，另一个叫V流水线。 Pentium微处理器的片内Cache是分离式的Cache，即指令代码Cache和数据Cache是各自独立的片内Cache。当执行部件对存储器进行访问时，由指令Cache和数据Cache分别提供指令代码信息和数据信息。总线接口

49、部件内包括了各自独立的32位地址总线和64位数据总线。Pentium微处理器的预取缓冲部件内包括了指令预取和指令译码两个子功能部件。 Pentium微处理器采用了预测新技术。为了支持这项新技术，芯片内装备有两个预取缓冲存储器，一个是以线性方式来预取代码，另一个则根据转移目标缓冲存储器BTB预取代码。（2）转移预测判断侦刑有尽有擅湍棉慧力施纹钠臼古添慷胎疼琳狂剥拖庶纂劈吹厚鼻瘴恩蜗硬件技术基础硬件技术基础三、Pentium 微处理器的浮点流水线（1）浮点流水线操作（2）浮点流水线微体系结构 Pentium浮点流水线由预取PF、首次译码D1、二次译码D2 、取操作数、首次执行X1、二次执行X2、写浮点数WF和出错报告ER共8个操作步骤组成。其中预取PF和首次译码Dl这

展开阅读全文