《南理工第7章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《南理工第7章半导体存储器.ppt（19页珍藏版）》请在三一文库上搜索。
1、2019/6/1,微机原理及应用 半导体存储器,1,第7章 半导体存储器,本章主要内容： 1、存储器概述 2、随机存取存储器 3、只读存储器 4、CPU与存储器的连接,2019/6/1,微机原理及应用 半导体存储器,2,存储器概述,存储器：是计算机系统中的记忆装置，主要用来存放程序、数据和中间结果等。更确切地讲，存储器是存放二进制编码信息的硬件装置。,2019/6/1,微机原理及应用 半导体存储器,3,存储器的类型,1、按工作时与CPU联系密切程度分类： 内存、外存。 外存被列为计算机的外部设备。 2、按存储元件材料分类： 半导体存储器(如内存)、磁存储器(如磁盘、磁带)和光存储器(如光盘)。
2、目前，微机的存储器几乎全部采用半导体存储器。 3按存储器读写工作方式分类： 随机存储器RAM和只读存储器ROM。一般ROM用来存储程序和固定的数据，比如计算机的系统程序、一些固定表格等，如IBM PC机中的BIOS程序即固化在ROM中；而RAM用于存储各种现场的输入输出数据，中间计算结果，与外存交换的信息和作堆栈用。,2019/6/1,微机原理及应用 半导体存储器,4,存储器的类型,半导体存储器,随机存储器 RAM,只读存储器ROM,双极型,MOS型,掩膜ROM,可编程ROM,电可擦PROM EEPROM,光可擦PROM EPROM,静态,动态,返回,2019/6/1,微机原理及应用 半导体存
3、储器,5,只读存储器ROM,ROM的分类：掩膜ROM，可编程ROM(PROM)，紫外线可擦除可编程ROM(EPROM)和电可擦除可编程ROM(EEPROM 或记作E2PROM)四类。 l 掩膜ROM：通过掩膜技术制作或不制作晶体管栅极实现的。 l PROM：为了弥补ROM成本高和不能改变其内容的不足，出现了一种由用户编程且只能写入一次的PROM。出厂时PROM为熔丝断裂型，未写入时每个基本存储电路都是一个带熔丝的三极管或二极管。编程后丝断为“1”，未断者为“0”。,2019/6/1,微机原理及应用 半导体存储器,6,只读存储器ROM,lEPROM：可以用编程器写入，用紫外线灯照射擦除，可反复使
4、用。在芯片上开有一石英窗口，当芯片置于紫外线下照射时，高能光子与EPROM中的电子相碰撞，将其驱散，于是，以电荷形式存储的信息即被擦除。 常用的EPROM芯片：2716，2732，2764，27128和27256等。 lE2PROM：可以字节为单位在线电改写与电擦除，并能在断电情况下保持修改结果。常见的E2PROM芯片有2816(2K*8), 2817(2K*8), 2864(8K*8)等。,返回,2019/6/1,微机原理及应用 半导体存储器,7,随机读写存储器RAM,分类：双极型和MOS型两种。 双极型： 优点：存取速度高 缺点：功耗大，集成度低，成本高 主要用于高速微型计算机中； 2.
5、MOS型： 又可分为静态RAM(SRAM)和动态RAM(DRAM)两种，广泛用于微机中。,RAM: Random Access Memory,2019/6/1,微机原理及应用 半导体存储器,8,随机读写存储器RAM,l SRAM：用双稳态触发器作存储单元存放1和0，存取速度快，电路简单，不需刷新。但集成度较低，功耗较大，成本较高，容量有限，只适用于存储容量不大的场合。 常用的SRAM芯片有： 2114：1K*4 6116：2K*8 6264：8K*8 62128：16K*8 62256：32K*8 6116(2K*8)的技术指标：采用CMOS工艺制造，单+5V电源，额定功率160mW，典型存取
6、时间200ns，24线双列直插式封装。,2019/6/1,微机原理及应用 半导体存储器,9,随机读写存储器RAM,l DRAM：基本存储电路为带驱动晶体管的电容，电容上有无电荷被视为逻辑1和0，容量大，功耗低，结构简单，集成度高，生产成本低。但由于电容漏电，仅能维持2ms左右，故需要专门电路定期进行刷新，以维持其中所存的数据。现在用得内存大多数是由DRAM构成的。 典型的DRAM芯片有：2164：64K*1 Intel8203就是专为2116、2164等设计的刷新控制电路。刷新是按行进行的，即不管系统中有多少个DRAM芯片，也不管存储容量有多大，每次均对所有芯片的同一行再生。因此单片DRAM有
7、多少行，就分多少次进行再生。,返回,2019/6/1,微机原理及应用 半导体存储器,10,存储器的性能指标,存储器的性能指标 包括存储容量，存取速度，可靠性及性能价格比。 l存储容量：指每个存储器芯片所能存储的二进制数的位数，用存储单元数与存储单元字长（或数据线位数）的乘积来描述。 如：Intel6264为8K*8位/片 Intel2114为1K*4位/片 l存取速度：从CPU给出有效存储器地址到存储器给出有效数据所用时间。,2019/6/1,微机原理及应用 半导体存储器,11,存储器的分级结构,三级存储器结构： 即高速缓冲存储器(Cache)、内存和辅存。 CPU能直接访问的存储器有高速缓存
8、和内存，而辅存中的信息必须先调入内存才能由CPU进行处理。 l高速缓存：简称快存，多由静态随机存储器SRAM组成，和内存相比，它存取速度快，但容量小。 l内存：和快存交换指令和数据，快存再和CPU打交道。内存多由动态随机存储器构成。,2019/6/1,微机原理及应用 半导体存储器,12,半导体存储器的结构,地址译码器,存 储 矩 阵,三态缓冲器,控制逻辑,R/W CS,D0 D1 Dn-1,A0 A1 An-1,2019/6/1,微机原理及应用 半导体存储器,13,半导体存储器的结构,半导体存储器的组成：存储矩阵(也称存储体)、地址译码器、控制逻辑和三态数据缓冲寄存器 l存储矩阵：是大量存储元
9、件(由能存储一位二进制代码的物理器件)组成的有机组合，排成一定形式的阵列并进行编址，构成存储矩阵。 l地址译码器：用来接收来自CPU的地址信号，产生地址译码信号，选中存储矩阵中的一个或几个基本存储电路，以便进行读写操作。 l三态双向缓冲器：用作数据输入/输出控制电路，以使其连接到数据总线上。 l控制电路：通过RAM的外引线端，接受来自CPU或外部电路的控制信号，经组合变换后，对上述电路进行控制。,2019/6/1,微机原理及应用 半导体存储器,14,半导体存储器的结构,1. 进行读写操作时： CPU及其接口电路送来芯片选择信号CS和读写控制信号R/W，单方向打开三态缓冲器，对该存储单元进行操作
10、； 2. 不进行读写操作时： CS无效，控制逻辑使三态缓冲器处于高阻状态，存储矩阵与数据线脱开。,2019/6/1,微机原理及应用 半导体存储器,15,存储器与CPU的接口,存储器与CPU连接时需考虑的问题： 1CPU总线的带负载能力 CPU通过总线与ROM、RAM及输入/输出接口相连接时的负载能力； 2存储器组织、地址分配 依系统要求的存储容量选择相应的存储芯片接口时，其总线的具体连接方法以及如何对存储器的存储单元进行地址分配； 3CPU时序与存储器存取速度之间的配合 CPU与存储器接口时工作速度是否匹配。,2019/6/1,微机原理及应用 半导体存储器,16,CPU与存储器的连接,l地址线
11、：地址线的位数决定了芯片可寻址的范围。 l数据线：RAM芯片的数据线一般为1条，静态RAM芯片也有4条和8条。若为1条，则称为位片。若有8位数据线，则芯片的引出线已指定相应数据位的名称；若为4位则可为数据总线的低4位和高4位。 l控制线：片选信号，读写控制信号，对动态RAM还有行、列地址选通信号。,2019/6/1,微机原理及应用 半导体存储器,17,CPU与存储器的连接,由于集成度的限制，目前单片存储器的容量很有限，对于一个大容量的存储系统，往往需要若干片组成，而读写操作时，通常只与其中一片(或几片)打交道，这就存在一个片选问题，即要考虑的主要问题为存储器的地址分配和选片问题。 片选主要通过
12、地址译码方法来完成。主要有： 线选法，全译码法，部分译码法,2019/6/1,微机原理及应用 半导体存储器,18,CPU与存储器的连接,1线选法 将地址线高位直接连在存储芯片的片选端，然后再依地址低位对其进行片内寻址。线选法的特点是线路简单，选择芯片不需外加译码电路，可用于较小的微机系统中。 2全译码法 将低位地址线接到存储器芯片的地址输入端，以进行存储器芯片的片内存储单元的寻址，再将CPU地址总线中剩下的高位地址线全部接到地址译码器的输入端。把经译码器译码后的输出作为各芯片的片选信号。在存储芯片较多时，采用这种方法。,2019/6/1,微机原理及应用 半导体存储器,19,CPU与存储器的连接,3、部分译码法 为线选法和全译码法相结合的方法。它利用地址高位进行译码产生片选信号，有的地址线未参加译码，这些地址线在需要时可直接与芯片片选信号相连，以对芯片进行线选。当CPU的寻址范围大于所设计的微机系统要求的容量时，常采用此方法。 典型的译码器电路有74LS138(或Intel8205)。,返回,