第2章MCS-51单片机结构和原理.ppt

《第2章MCS-51单片机结构和原理.ppt》由会员分享，可在线阅读，更多相关《第2章MCS-51单片机结构和原理.ppt（45页珍藏版）》请在三一文库上搜索。

1、第2章 MCS-51单片机结构和原理,学习重点和难点,单片机的结构特点。 存储器配置与空间的分布。 程序状态寄存器(PSW)。 单片机的指令时序。,2.1 单片机内部组成及引脚功能 2.2 布尔处理机 2.3 单片机的存储器组织 2.4 单片机的输入/输出端口 2.5 时钟电路与CPU时序 2.6 MCS-51单片机工作方式 本章小结 习题,第2章 MCS-51单片机结构和原理,2.1 单片机内部组成及引脚功能,2.1.1 单片机的内部结构 2.1.2 单片机的引脚及功能,MCS-51是美国Intel公司的8位高档单片机系列，也是我国目前应用最为广泛的一种单片机系列。8051/80C51是整个

2、MCS-51系列单片机的核心，该系列其他型号的单片机都是在这一内核的基础上发展起来的。 MCS-51单片机系列分为51和52子系列，并以芯片型号的末位数字加以标识。其中，51子系列是基本型，而52子系列是增强型。 单片机型号带有字母“C”的，表示该单片机采用的是CHMOS工艺，具有低功耗的特点。 8051的功耗为630mW，而80C51的功耗只有120mW。,2.1.1 8051单片机的内部结构,8051单片机的结构框图如下图所示，可以看出，在一块芯片上集成了一个微型计算机的主要部件，它包括以下几部分： 1个8位微处理器(CPU)。 1个时钟电路。 4KB程序存储器。 256B数据存储器。 2

3、个16位定时/计数器。 64KB扩展总线控制电路。 4个8位并行I/O接口P0P3。 1个全双工串行I/O接口。 5个中断源，其中包括2个优先级嵌套中断。,CPU即中央处理器，是单片机的核心部件，是计算机的控制指挥中心。同微型计算机CPU类似，8051内部CPU由运算器和控制器两部分组成。 （1）运算器电路以算术逻辑单元(ALU，Arithmetic Logic Unit)为核心，由暂存器1、暂存器2、累加器(ACC，Accumulator)、寄存器B、程序状态寄存器(PSW，Program Status Word)及布尔处理机共同组成。它的主要任务是完成算术运算、逻辑运算、位运算和数据传送等

4、操作，运算结果的状态由程序状态寄存器(PSW)保存。 （2）控制器电路包括程序计数器(PC)、PC增1寄存器、指令寄存器(IR)、指令译码器(ID)、数据指针(DPTR)、堆栈指针(SP)、缓冲器及定时控制电路等。控制器电路完成指挥控制工作，协调单片机各部分正常工作。,2.1.2 8051单片机的引脚及功能,MCS-51单片机的封装形式有两种，一种是双列直插式(DIP)封装，另一种是方形封装。 8051的40个引脚可分为： 电源引脚2根 时钟引脚2根 控制引脚4根 I/O引脚32根 由于8051单片机是高性能的单片机，同时受到引脚数目的限制，所以有部分引脚具有第二功能。,8051单片机引脚图,

5、DIP引脚图 逻辑符号,8051引脚的功能描述,电源引脚(2根) VCC(40脚)：电源端，接+5V电源。 VSS(20脚)：接地端。 时钟引脚(2根) XTAL1(19脚)：接外部晶振和微调电容的一端。采用外部时钟电路时，对HMOS型工艺的单片机，此引脚应接地；对CHMOS型而言，此引脚应接外部时钟的输入端。 XTAL2(18脚)：接外部晶振和微调电容的另一端。使用外部时钟时，对HMOS型工艺的单片机，此引脚应接外部时钟的输入端；对CHMOS型而言，此引脚悬空。,8051引脚的功能描述,控制引脚(4根) RST/VPD(9脚)：复位信号/备用电源输入引脚。 当RST引脚保持两个机器周期的高电

6、平后，就可以使8051完成复位操作。该引脚的第二功能是VPD，即备用电源的输入端，具有掉电保护功能。若在该引脚接+5V备用电源，在使用中若主电源VCC掉电，可保护片内RAM中的信息不丢失。 ALE/PROG (30脚)：地址锁存允许信号输出/编程脉冲输入引脚。当CPU访问片外存储器时，ALE输出信号控制锁存P0口输出的低8位地址，从而实现P0口数据与低位地址的分时复用。当8051上电正常工作后，自动在ALE端输出频率为fosc/6的脉冲序列(fosc代表振荡器的频率)。 该引脚的第二功能PROG是对8751内部4KB EPROM编程写入时，作为编程脉冲的输入端。,EA/VPP(31脚)：外部程

7、序存储器地址允许输入端/编程电压输入端。 当EA接高电平时，CPU执行片内ROM指令，但当PC值超过0FFFH时，将自动转去执行片外ROM指令；当EA接低电平时，CPU只执行片外ROM指令。对于8031，由于其无片内ROM，故其EA必须接低电平。 该引脚的第二功能VPP是对8751片内EPROM编程写入时，作为21V编程电压的输入端。 PSEN(29脚)：片外ROM读选通信号端。 在读片外ROM时，PSEN有效，为低电平，以实现对片外ROM的读操作。,8051引脚的功能描述,8051引脚的功能描述,I/O引脚(48=32根) P0.0P0.7(3932脚)：P0口的8位双向I/O口线。 P0口

8、即可作地址/数据总线使用，又可作通用的I/O口使用。当CPU访问片外存储器时，P0口分时先作低8位地址总线，后作双向数据总线，此时，P0口就不能再作I/O口使用了。 P1.0P1.7(18脚)：P1口的8位准双向I/O口线。 P1口作为通用的I/O口使用。 P2.0P2.7(2128脚)：P2口的8位准双向I/O口线。 P2口即可作为通用的I/O口使用，也可作为片外存储器的高8位地址总线，与P0口配合，组成16位片外存储器单元地址。 P3.0P3.7(1017脚)：P3口的8位准双向I/O口线。 P3口除了作为通用的I/O口使用之外，每个引脚还具有第二功能。,2.2 布尔处理机,MCS-51单

9、片机不仅能按字节进行操作，还能按位进行操作。也就是说MCS-51单片机实际上又是一个完整而独立的1位单片机，即布尔处理机。,2.3 存储器组织,2.3.1MCS-51存储器特点 2.3.2数据存储器RAM 2.3.3程序存储器ROM,2.3.1 MCS-51存储器特点,8051的存储器结构与常见的微型计算机的配置方式不同，它把程序存储器和数据存储器分开，有各自的寻址系统、控制信号和功能。 8051的存储器在物理结构上分为片内数据存储器、片内程序存储器、片外数据存储器和片外程序存储器4个存储空间。但从用户使用的角度看，8051的存储器分为3个逻辑空间。,片内外统一寻址的64KB程序存储器空间，地

10、址范围为0000HFFFFH。 64KB的片外数据存储器空间，地址范围也为0000HFFFFH。 256B的片内数据存储器空间，地址范围为00HFFH。,2.3.2 数据存储器RAM,数据存储器RAM主要用来存放运算的中间结果和数据等。 在8051中，其存储空间分布如下： 片外RAM最多可扩至64KB存储单元，地址范围为0000HFFFFH。 片内RAM为256B存储单元，地址范围为00HFFH。 片内RAM地址空间共有256B，又分为两个部分： 低128B(00H7FH)为真正的RAM区，如下图所示 。 高128B(80HFFH)为特殊功能寄存器(SFR)区，如下表所示 。,片 内 RAM

11、地 址 空 间,SFR 中 位 地 址 分 布 表,程序状态字PSW,数据指针DPTR,数据指针DPTR是一个16位的特殊功能寄存器，编程时DPTR可以作为一个16位寄存器使用，也可以作为两个独立的8位寄存器分开使用，此时DPH表示高字节，DPL表示低字节。 一般编程时常用DPTR来存放外RAM单元的16位地址，作间接寄存器使用。,程序技术器PC,程序技术器PC是16位专用寄存器，其内容为下一条要执行指令的首地址。 PC具有自动加1的功能。改变PC的内容就可以改变指令执行的次序。系统复位后PC的地址是0000H。 一般编程时常用DPTR来存放外RAM单元的16位地址，作间接寄存器使用。,2.3

12、.3 程序存储器ROM,程序存储器ROM用来存放程序、常数或表格等。 在8051中，其存储空间分布如下： 片内有4KB的ROM存储单元，地址为0000H0FFFH。 片外最多可扩至64KB的ROM，地址为1000HFFFFH。 片内外ROM统一编址。 当EA引脚接高电平时，CPU将首先访问片内ROM，当指令地址超过0FFFH时，自动转向片外ROM取指令。 当EA引脚接低电平时，CPU只访问片外ROM。片外ROM的地址从0000H开始编址。对于8031，由于其片内无ROM，所以使用时必须使EA接低电平，以便能够从片外扩展的EPROM中取指令。,程序存储器ROM,在程序存储器中，以下6个单元具有特

13、殊含义。 0000H：单片机复位后的程序入口地址。 0003H：外部中断0的中断服务程序入口地址。 000BH：定时器0的中断服务程序入口地址。 0013H：外部中断1的中断服务程序入口地址。 001BH：定时器1的中断服务程序入口地址。 0023H：串行口的中断服务程序入口地址。,2.4 单片机的输入/输出端口,2.4.1 P0口 2.4.2 P1口 2.4.3 P2口 2.4.4 P3口,8051单片机有4个8位并行I/O端口，称为P0、P1、P2和P3口，每个端口都各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。 在无片外扩展存储器的系统中，这四个I/O口都可以作为通用I/O

14、口使用。 在有片外扩展存储器的系统中，P2口送出高8位地址，P0口分时送出低8位地址和8位数据。,P0口某一位的结构图如下图所示，它由一个输出锁存器、两个三态输入缓冲器、一个转换开关MUX、一个输出驱动电路(T1和T2)和一个与门及一个非门组成。,2.4.1 P0口,(1) P0口用作通用I/O口,MUX与锁存器的Q端接通，与门输出为0，T1截止，输出驱动级就工作在需外接上拉电阻的漏极开路方式。 P0口用作输出口 CPU在执行输出指令时，内部数据总线的数据在“写锁存器”信号的作用下，由D端进入锁存器，取反后出现在Q端，再经过T2反向，则P0.X引脚上的数据就是内部总线的数据。由于T2为漏极开路

15、输出，故此时必须外接上拉电阻。 P0口用作输入口 数据可以读自端口的锁存器，也可以读自端口的引脚，这要看输入操作执行的是“读锁存器”指令还是“读引脚”指令。 方式1：读引脚。CPU在执行“MOV”类输入指令时(如：MOV A , P0)，内部产生的操作信号是“读引脚”。P0.X引脚上的数据经过缓冲器2读入到内部总线。注意，在读引脚时，必须先向电路中的锁存器写入1，使T2截止，P0.X引脚处于悬浮状态，可作为高阻抗输入。 方式2：读锁存器。CPU在执行“读-改-写”类输入指令时(如：ANL P0, A )，内部产生的操作信号是“读锁存器”，锁存器中的数据经过缓冲器1送到内部总线，然后与A的内容进

16、行逻辑“与”，结果送回P0的端口锁存器并出现在引脚。除了MOV类指令外，其他的读口操作指令都属于这种情况。,(2) P0口用作地址/数据总线,MUX将地址/数据线与T2接通，同时与门输出有效。 若地址/数据线为1，则T1导通，T2截止，P0口输出为1；反之T1截止，T2导通，P0口输出为0。 当数据从P0口输入时，读引脚使三态缓冲器2打开，端口上的数据经缓冲器2送到内部总线。,（3）P0口小结, P0口既可作地址/数据总线使用，也可作通用I/O口使用。当P0口作地址/数据总线使用时，就不能再作通用I/O口使用了。 P0口作输出口使用时，输出级属漏极开路，必须外接上拉电阻，才有高电平输出。 P0

17、口作输入口读引脚时，应先向锁存器写1，使T2截止，不影响输入电平。,P1口是唯一的单功能口，仅能作为通用I/O口使用。由于在其输出端接有上拉电阻，故可以直接输出而无需外接上拉电阻。 同P0口一样，当作输入口时，必须先向锁存器写“1”，使场效应管T截止。,2.4.2 P1口,图中的控制信号C决定转换开关MUX的位置：当C=0时，MUX拨向下方，P0口为通用I/O口；当控制信号C=1时，MUX拨向上方，P0口作为地址总线使用。 在实际应用中，P2口通常作为高8位地址总线使用。,2.4.3 P2口,P3口用作通用I/O口时，第二输出功能信号W=1，P3口的每一位都可定义为输入或输出，其工作原理同P1

18、口类似。 在真正的应用电路中，P3口的第二功能显得更为重要 。,2.4.4 P3口,P3口的第二功能,输入/输出端口负载能力,P0口的输出级与P1P3口的输出级在结构上不同，其输出级无上拉电阻，因此它们的负载能力和接口要求也不相同。 P0口的每一位能驱动8个LSTTL负载。在作为通用I/O口使用时，输出驱动电路是开漏的，所以，驱动集电极开路(OC门)电路或漏级开路电路需外接上拉电阻。当作为地址/数据总线使用时(T1可以提供上拉电平)，口线不是开漏的，无需外接上拉电阻。 P1P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路有上拉电阻，所以可以方便地由集电极开路(OC门)电路或漏级开路电

19、路所驱动，而无需外接上拉电阻。 对于80C51单片机(CHMOS)，端口只能提供几毫安的输出电流，故当作输出口去驱动一个普通晶体管的基极时，应在端口与晶体管基极间串联一个电阻，以限制高电平输出时的电流。,2.5 时钟电路与CPU时序,2.5.1 时钟电路 2.5.2 CPU时序,2.5.1 时钟电路,8051单片机的时钟信号通常由两种方式产生：一是内部振荡方式，二是外部时钟方式。 (a) 内部方式时钟电路 (b) 外部方式时钟电路,2.5.1 时钟电路,1. 内部振荡方式 在8051单片机内部有一个高增益的反相放大器，用于构成振荡器，反相放大器的输入端为XTAL1，输出端为XTAL2。 内部振

20、荡方式是在XTAL1和XTAL2引脚两端跨接石英晶体振荡器和两个电容构成稳定的自激振荡电路。 电容C1和C2通常取30pF，对振荡频率有微调作用。晶振频率范围是1.2MHz12MHz。 2. 外部时钟方式 外部时钟方式是把外部已有的时钟信号引入到单片机内。 8051：外部时钟由XTAL2输入，直接送入内部时钟电路，XTAL1接地； 80C51：外部时钟由XTAL1输入，XTAL2悬空。 外部时钟信号为高电平持续时间要大于20ns，且频率低于12MHz的方波。,2.5.2 CPU时序,CPU时序就是CPU在执行指令时所需控制信号的时间顺序。 单片机的时序定时单位从小到大依次为：振荡周期、状态周期

21、、机器周期和指令周期。 MCS-51单片机共有111条指令，按照指令字节数和机器周期数可分为六类，即单字节单周期指令、单字节双周期指令、单字节四周期指令、双字节单周期指令、双字节双周期指令和三字节双周期指令。,典型指令的取指、执行时序,振荡周期为单片机提供定时信号的振荡源的周期或外部输入时钟信号的周期。 时钟周期又成为状态周期(或状态S)是振荡周期的两倍，它分为P1节拍和P2节拍。 一条指令的执行过程分作几个基本操作，完成一个基本操作所需的时间称作机器周期。 执行一条指令所需的时间称为指令周期。,2.6 MCS-51单片机工作方式,2.6.1 复位方式与复位电路 2.6.2 程序执行方式 2.

22、6.3 单步执行方式 2.6.4 低功耗操作方式 2.6.5 EPROM编程和校验方式,2.6.1 复位方式与复位电路,复位是单片机的初始化操作。 复位功能是把PC初始化为0000H，使CPU从0000H单元开始执行程序；复位操作同时还对其他一些寄存器有影响，但内部RAM的数据是不变的。 除了进入系统的正常初始化之外，当由于程序运行出错或操作错误使系统处于死锁状态时，为摆脱困境，也需要按复位键重新启动。,部分特殊功能寄存器的复位状态,说明：表中符号状为随机态。,复位电路,单片机的复位引脚RST出现2个机器周期以上的高电平时，单片机就执行复位操作。 常见的复位操作有上电自动复位和按键手动复位两种

23、方式 。 上电自动复位是通过外部复位电路的电容充电来实现的。 按键手动复位是通过复位端经电阻与电源VCC接通而实现的，它兼备上电复位功能。 (a) 上电自动复位 (b) 按键手动复位,2.6.2 程序执行方式,单片机执行程序的过程，就是逐条执行指令的过程。单片机每执行一条指令都可分为三个阶段，即取指令分析指令执行指令。 单片机中的程序一般事先都已通过写入器(编程器)固化在片内或片外程序存储器中，因而一开机即可执行指令。,本章小结,Intel公司MCS-51系列单片机是我国目前应用最为广泛的单片机。8051/80C51是整个MCS-51系列单片机的核心，该系列其他型号的单片机都是在这一内核的基础

24、上发展起来的。 8051单片机内部结构包括中央处理器、程序存储器、数据存储器、并行I/O接口、定时器/计数器、时钟电路、中断系统、串行口。中央处理器是单片机的核心部件，是计算机的控制指挥中心。 8051的程序存储器和数据存储器是各自独立的，各有各的寻址系统、控制信号和功能。在物理结构上可分为片内数据存储器、片内程序存储器、片外数据存储器和片外程序存储器4个存储空间。 片内RAM共256B，分为两大功能区，低128B为真正的RAM区；高128B为特殊功能寄存器(SFR)区。低128B RAM又分为工作寄存器区、位寻址区和用户RAM区。,本章小结,8051单片机有P0、P1、P2和P3 4个8位并

25、行I/O端口，每个端口各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。各端口的功能不同，且结构上也有差异，通常P2口作为高8位地址线，P0口分时复用作为低8位地址线和8位数据线，P3口使用第二功能，P1口只能作为通用I/O口使用。P0口的输出级与P1P3口的输出级在结构上不同，其输出级无上拉电阻，因此它们的负载能力和接口要求也不相同。 时序就是CPU在执行指令时所需控制信号的时间顺序，其单位有振荡周期、时钟周期、机器周期和指令周期。时钟信号产生方式有内部振荡方式和外部时钟方式两种。 复位是单片机的初始化操作，复位操作对PC和部分特殊功能寄存器有影响，但对内部RAM没有影响。,习 题

26、,1. 请结合MCS-51系列单片机的结构框图，阐明其组成。 2. 综述MCS-51系列单片机各引脚的作用，并试分类。 3. 程序计数器的符号是什么？MCS-51系列单片机的程序计数器有几位? 4. 何谓程序状态字？它的符号是什么？它各位的含义是什么？ 5. 何谓振荡周期、时钟周期、机器周期和指令周期？针对MCS-5l系列单片机，如采用12MHz晶振，它们的周期各是什么值？ 6. 引脚的作用是什么？在下列三种情况下，引脚各应接何种电平? (1) 只有片内ROM； (2) 有片内ROM和片外ROM； (3) 有片内ROM和片外ROM，片外ROM所存为调试程序。 7. MCS-51系列单片机存储器的地址空间是如何划分的？各地址空间的地址范围和容量如何？ 8. MCS-5l怎样实现上电自动复位与按键手动复位？并请综述各专用寄存器复位后的状态。,