第三章存储器原理与接口.ppt

《第三章存储器原理与接口.ppt》由会员分享，可在线阅读，更多相关《第三章存储器原理与接口.ppt（69页珍藏版）》请在三一文库上搜索。

1、内存在计算机系统中的地位,计算机通过执行程序控制其运行 程序存储在内存中,第3章 存储器原理与接口,存储器基础知识 存储器接口技术 微型机系统中存储器的体系结构,一、存 储 器 基 础 知 识,存储器的分类 选择存储器件的考虑因素（性能指标） 随机存取存储器RAM 只读存储器ROM.,存储器的分类,按用途和特点分类 按存储器存取方式分类 按构成存储器的器件和存储介质分类,按 用 途 和 特 点 分 类,外部存储器（辅助存储器，外存，External Memory）,用来存放不经常使用的程序和数据， CPU不能直接访问它。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储

2、信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。,缓冲存储器（缓存，Cache Memory）,位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。,内部存储器（主存储器，内存，Main Memory）,用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。,按 用 途 和 特 点 分 类,按 存 储 器 存 取 方 式 分 类,按存放信息原理不同,随机

3、存取存储器RAM (Random Access Memory),只读存储器ROM (Read-Only Memory),又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。,在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。,静态RAM 动态RAM,掩膜ROM（MROM） 可编程ROM（PROM） 可擦除编程ROM（EPROM） 可电擦除可编程ROM（ E2PROM） 闪烁存储器Flash,按工艺不同,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改; PROM：允许一次编程，此后不可更改; EPROM：用紫外光擦除，擦除后

4、可编程；并允许用户多次擦除和编程; EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写; Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。,读写存储器RAM,RAM的分类,SRAM（Static RAM，静态随机存储器） 速度快、容量低、功耗大、价格高 DRAM（Dynamic RAM，动态RAM） 容量高、功耗小、价格低,按构成存储器的器件和存储介质分类,半导体存储器 磁表面存储器 光电存储器,选择存储器件的考虑因素（性能指标）,存储容量 存取速度 功耗 可靠性 价格,随机存取存储器RAM,SRAM（Static RAM，静

5、态随机存储器） 速度快、容量低、功耗大、价格高 DRAM（Dynamic RAM，动态RAM） 容量高、功耗小、价格低,常见的典型SRAM芯片有Intel的“61”系列和“62”系列：例如常用的有6116、6216、6164、6264、62256等。 该系列芯片的容量为XK8位，例如6116的容量为2K8位，它的地址线有11根，数据线有8根，控制线有3条，片选信号CS、输出允许信号OE和读写控制信号WE。,SRAM芯片6264,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CS1*、CS2 读写WE*、OE*,功能,只读存储器ROM,掩膜ROM（MROM） 可

6、编程ROM（PROM） 可擦除编程ROM（EPROM） 可电擦除可编程ROM（ E2PROM） 闪烁存储器Flash,常见的典型EPROM芯片有Intel的“27”系列：例如常用的有2716、2732、2764、27256等。 该系列芯片的容量为XK8位，例如2732的容量为4K8位，它的地址线有12根，数据线有8根，控制线有3条，片选信号CS、输出允许信号OE。,EPROM芯片2764,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPP,功能,3.2 存储器与CPU的连接,这是本章的重点内容 SRAM、EPROM与

7、CPU的连接 译码方法同样适合I/O端口,存储芯片与8086CPU的连接,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,1. 存储芯片数据线的处理,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与CPU系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”,位扩充(数据宽度扩充),2114 （1）,A9A0,I/O4I/O1,片选,D3D0,D7D4,A9A0,2114 （2）,A9A0,I/O4I/O1,位扩充的连接方式是将多片存储芯片的地址线、片选、读/写端应

8、并联，数据端单独引出。 这些芯片应被看作是一个整体常被称为“芯片组”,2. 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,片内译码,A9A0,存储芯片,3. 存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“字节数扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充”,地址扩充（字节数扩充）,字扩充应该把地址线、数据线、读/写端应并联，由片选信

9、号区分各片地址， 故片选端单独引出。,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器74LS139 常用的3:8译码器74LS138 常用的4:16译码器74LS154,74LS138译码器,74LS138译码器真值表,74LS138有三条控制线G1， ， ，只有当G1等于1， 等于0， 等于0时，三八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于的任何一种组合输入，其个输出端中只有一个是，其他个输出均为。,译码器74LS138,线选法 全译码法

10、部分译码法,存储器地址译码方法,线性选择法,将低位地址总线直接与各芯片的地址线相连，用剩余的高位地址总线的一根或者若干根不经译码后直接作为各芯片的片选信号。,全译码法,将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。,全译码法结构示意图,全译码法的特点,全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充.,优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。,部分译码法,将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻

11、址能力，但采用线选法地址线又不够用的情况。,部分译码法结构示意图,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（接系统的M/IO*信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用,4. 存储芯片的读写控制,芯片OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片,存储器子系统的设计一般遵循如下步骤： （1）根据系统中实际存储器容量

12、，确定存储器芯片的个数； （2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表，将地址信号分类为用于片内寻址的信号和用于片选的信号；,8086系统的存储器接口设计,（3）根据所扩展的存储子系统的数据宽度要求确定A0和 BHE的连接方式； （4）连接数据线和片内寻址的地址线； （5）汇合M/IO、A0、BHE和用于片选的地址信号，选用合适的译码器形成存储芯片的片选信号； （6）连接读写控制信号。,ROM扩展电路设计实例,用全译码法设计一个8086CPU的ROM扩展电路，存储容量为4KB。要求选用2716芯片，地址范围为78000H78FFFH 解： (1) 首先确定使用的芯片数量： (

13、4K8)/(2K8)=2 片2716,(2)将主存范围展开 78000H78FFFH,(3) 用于片内寻址的信号和用于片选的信号 6116片内地址线：存储容量为2K8，所以片内地址线为11条，即：A0A10 因此8086系统地址总线中的A1A11作为用于片内寻址的信号，与6116片内地址线A0A10相连；而A12A19作为用于片选的信号, 与74LS138译码器相连；A0 悬空即可。,（4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连； （5）连接读写控制信号，即8086的RD信号与ROM芯片的OE相连； （6）汇合M/IO和用于片选的地址信号A12A19 ，选用74LS1

14、38译码器（可通过一些门电路）形成片选信号与存储芯片的CS相连。,8086CPU的片选信号线与74LS138译码器的连接,注：A0悬空,RAM扩展电路实例,用全译码法设计一个8086CPU的32K字的RAM扩展电路。要求选用RAM62256芯片，地址从50000H开始。 解： (1) 首先确定使用的芯片数量： (64K8)/(32K8)=2 片62256,(2)将主存范围展开 50000H5FFFFH,0000 1111 1111 1110,A19A18 A17 A16,0 1 0 1,输出,A15 A0,地址范围,50000H 5FFFEH 偶,0 1 0 1,50001H 5FFFFH 奇

15、,62256扩展的全地址译码的地址范围,0000 0000 0000 0000,0000 0000 0000 0001,0000 1111 1111 1111,(3) 用于片内寻址的信号和用于片选的信号 61256片内地址线：存储容量为32K8，所以片内地址线为15条，即：A0A14 因此8086系统地址总线中的A1A15作为用于片内寻址的信号，与62256芯片的A0A14相连；而A0、 BHE 、 A16A19作为用于片选的信号，与74LS138译码器相连。,（4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连； （5）连接读写控制信号，即8086的RD信号与RAM芯片的O

16、E相连, 8086的WR信号与RAM芯片的WR相连； （6）汇合M/IO、A0、BHE和用于片选的地址信号A16A19 ，选用74LS138译码器形成片选信号与存储芯片的CS相连。,使用8086CPU内存扩展连线,思考题,某8086CPU系统中用2片ROM27256芯片、 2片RAM62256 ，来对其内存进行扩展，与CPU的连接如图所示，求各芯片的地址空间的范围？,三、微型机系统中存储器的体系结构,层次化的存储器体系结构 16位微机系统的内存组织,1. 层次化的总体结构,层次化：把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能保证

17、满足CPU存取速度要求而且价格适中的整体，该存储体有最好的性能价格比。 策略：上下两个方向扩充，主要形成Cache 主存层次和主存辅存层次,存储器的层次化总体结构,微型计算机的存储结构 寄存器位于CPU中 主存由半导体存储器(ROM/RAM)构成 辅存指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作 高速缓存(CACHE)由静态RAM芯片构成 本章介绍半导体存储器及组成主存的方法,Cache 主存层次：高速缓存技术 主存辅存层次：虚拟存储技术,三级存储器的结构示意图,16位微机系统的内存组织,习题,1. 按存储器的特点和在计算机中的作用，存储器可分成哪几类？ 2. 内存储器性能的主要

18、指标是哪几个？ 3. 某SRAM的一单元中存放有一个数据如(5AH)，CPU将它取走后，该单元的内容是什么？ 4. 已知某微机控制系统中RAM容量为4K8位，首地址为4800H，求其最后一个单元的地址。,习题,5. 某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量？ 6. 某微机系统中ROM为4K，最后一个单元的地址为F9FFFH，RAM为4K、已知其地址为连续的，且ROM在前，RAM在后，求ROM和RAM芯片的首地址和末地址？,习题,7. 用全译码法设计一个8086CPU的ROM扩展电路，存储容量为64KB。要求选用27256芯片，地址从10000H 开始。 8. 用全

19、译码法设计一个8086CPU的RAM扩展电路，存储容量为16KB。要求选用6264芯片，地址从F0000H F3FFFH。,习题,1DRAM2164（64K1）外部引脚有（ ）。 A.16条地址线、2条数据线 B.8条地址线、1条数据线 C.16条地址线、1条数据线 D.8条地址线、2条数据线 2若用1K4的芯片组成2K8的RAM，需要( )片。 A.2片 B.16片 C.4片 D.8片 38086在进行存储器写操作时，引脚信号M/IO* 和DT/R* 应该是( )。 A.00 B.01 C.10 D.11,习题,4计算一个存储器芯片容量的公式为（）。 A.编址单元数数据线位数 B.编址单元数字节 C.编址单元数字长 D.数据线位数字长 5Intel2167（16K1B）需要( )条地址线寻址。 A.10 B.12 C.14 D.16,