FPGA讲座.ppt

上传人:本田雅阁 文档编号:2976653 上传时间:2019-06-16 格式:PPT 页数:38 大小:1.51MB
返回 下载 相关 举报
FPGA讲座.ppt_第1页
第1页 / 共38页
FPGA讲座.ppt_第2页
第2页 / 共38页
FPGA讲座.ppt_第3页
第3页 / 共38页
FPGA讲座.ppt_第4页
第4页 / 共38页
FPGA讲座.ppt_第5页
第5页 / 共38页
点击查看更多>>
资源描述

《FPGA讲座.ppt》由会员分享,可在线阅读,更多相关《FPGA讲座.ppt(38页珍藏版)》请在三一文库上搜索。

1、,The successs road,FPGA在视频图像处理领域的应用,联系方式,姚远 Email: ,内容安排,FPGA的特点、发展现状和主流技术 FPGA在视频图像处理领域的典型应用之信号采集 1 数据采集系统中FPGA的作用 2 视频信号采集系统的特点和设计方法 3 数据缓冲实现方案 FPGA与DSP芯片构成的协同平台在图像处理领域的应用 1 FPGADSP结构的优势和应用环境 2 FPGA与DSP的接口实现方案 华清远见FPGA培训课程,FPGA的特点、发展现状和主流技术 (1)特点一: 设计灵活 (2)特点二:缩短研制时间 (3)特点三: 体积小,性能高 (4)特点四:可靠性高 (5

2、)特点五:保密性好 主流厂家:Altera, Xilinx 代表芯片: Altera公司 Cyclone3/Stratix3系列 Xilinx 公司 Spartan3/Virtex5系列 主流工艺:90ns/65ns,可编程逻辑器件的种类,PROM(Programmable ROM)可编程只读存储器,单次写入,不能修改。 EPROM (Erasable Programmable ROM) 可擦除可编程只读存储器,早期的CPLD,红外线擦除。 E2PROM (Electronic Erasable Programmable ROM) 电擦除可编程只读存储器,普遍应用的CPLD产品。 基于SRAM

3、的FPGA,如Altera,Xilinx等 反融丝结构FPGA,如Actel,Quicklogic等 Flash结构FPGA,如Actel,Lattice等。,可编程逻辑器件的种类,PAL(Programmable Array Logic)可编程阵列逻辑 可编程的“与”阵列和不可编程的“或”阵列。 GAL(GenericArray Logic)通用阵列逻辑 可编程的“与”阵列和固定的“或”阵列。输出有输出宏逻辑单元。 CPLD(ComplexProgrammable Logic Devices)复杂可编程逻辑器件 结构以逻辑宏单元为基础,宏单元内部有ANDOR积项阵列 FPGA (Field

4、Programmable Gate Array)现场可编程门阵列 掩膜编程门阵列通用结构:由逻辑功能块排成阵列组成,并由可编程的互连资源连接这些逻辑功能来实现不同设计。 超大规模、高速、低功耗的新型FPGA/CPLD 集成了中央处理器、数字处理器内核,可以进行软硬件协同设计,FPGA的发展现状,两大FPGA厂商的代表产品,FPGA的典型应用(一),接口逻辑控制器 -提供前所未有的灵活性 ISA,PCI,PCI Express,PS/2,USB等接口控制器 SDRAM,DDR SDRAM, QDR SRAM, NAND Flash, NOR Flash等接口控制器 电平转换,LVDS,TTL,C

5、OMS,SSTL等,设计实例一:立体三维图像分配器,立体三维图像分配器 基本功能:将输入的立体视频(1024768,24bit60Hz)分成两路(奇数帧一路,偶数帧一路),每路的帧频仍然是60Hz。 设计分析: 1。 数据量。 一帧图像大小:102476824bit/3,大约2M Bytes。采用乒乓结构,需要2帧图像,至少要4M Bytes的存储器。 SRAM: 一般是512K比较普及,1M的比较贵了,4M的天价! SDRAM: SDR和DDR价格很便宜,速度更快! 2。 吞吐率。 输入:每帧2MB,每秒60帧,约120MB; 输出:每路约120MB,两路240MB; 同时输入,输出,累计的

6、数据吞吐率为360MB。如果采用8Bit位SDRAM,SDRAM时钟至少要达到360MHz!(不可能) 增加位宽到32bit, SDRAM时钟可以降低到90MHz,有可能! 考虑系统升级和裕量,位宽设计位96Bit。,实物图片,FPGA的典型应用(二),高速数字信号处理(DSP) -提供前所未有的计算能力 无线通信领域,如软件无线电(SDR) 视频图像处理领域,如高清数字电视(HDTV) 军事和航空航天领域,如雷达声纳,设计实例二:视频图像处理系统,高速图像压缩系统 设计需求: 19201080,30帧/秒图像,采用H.264 Intra模式编码,实时传输。 计算量: 传统DSP: 1GHz

7、C6416 ,需要4颗; FPGA: 单颗, Altera EP2S180,FPGA的其他应用,其他应用领域 汽车, 如 网关控制器/车用PC ,远程信息处理系统 军事,如安全通信 ,雷达和声纳,电子战 测试和测量,如通信测试和监测 ,半导体自动测试设备 ,通用仪表 消费产品,如显示器/投影仪 ,数字电视和机顶盒 ,家庭网络 医疗,如软件无线电 ,电疗 ,生命科学 通信设备,如蜂窝基础设施 ,宽带无线通信,软件无线电(SDR),二. FPGA在视频图像处理领域的典型应用之信号采集 1. 数据采集系统中数据采集的技巧 2. 视频信号采集系统的特点和设计方法 3. 数据缓冲实现方案,数据采集系统中

8、数据采集的技巧,标准接口,如SPI,I2C, BT656等 1。寻找现成的IP Core,如 http:/www.opencores.org/ 2。阅读标准和了解时序,可以实现标准的一个子集,如I2C控制; 非标准接口 芯片厂家自己定义的接口时序,需要仔细阅读芯片DataSheet,注意事项,找准采样边沿 在CLK的 上升沿还是下降沿去采样 找起始位置(一帧的第一个有效数据) 根据同步信号或者同步头,找到第一个有效数据,然后根据帧(包)长来确定何时结束采样。 不定长的包还要坚持最后一个有效数据的位置。 缓存策略 乒乓结构: 处理速度快,或者处理的时间固定 环形缓冲区:处理速度慢 写外部存储器

9、存储器共享策略: 通过主控模块分时复用,设计实例一:视频采集系统,基于视频解码芯片SAA7114的视频采集系统,视频芯片输出时序,设计实例二:内同步数据采样方法,目前数字视频的国际标准是国际电联的ITU.656格式,其标准格式是采用了9个信号来传递视频。 EAV和SAV是时间参考信号,其格式为:FF 00 00 XY,其定义如下。 SAV_EVEN=8H80 EAV_EVEN=8H9D SAV_ODD =8HC7 EAV_ODD =8HDA,采集原理,技巧一:乒乓操作,乒乓操作示意图,乒乓操作降低数据速率,技巧二:流水线操作,流水线设计的时序和关键,三. FPGA与DSP芯片构成的协同平台在图

10、像处理领域的应用 1. FPGADSP结构的优势和应用环境 2. FPGA与DSP的接口实现方案,FPGADSP系统的优势,高性能计算能力 灵活的重配置能力 (DSP配置FPGA) 开发难度和成本的折中 缩短研发周期,FPGADSP系统的适用领域,既有复杂的算法,又有大量重复性计算 FPGA作为协处理器 可重构系统,FPGADSP系统的设计流程,设计可以分为三种主要任务: 功能划分 需要把整个功能分解为DSP实现和FPGA实现两个部分,同时细化FPGA和DSP上实现的模块定义 接口设计 设计DSP和FPGA的接口时序和数据格式 调度安排 合理设计好DSP的每个模块的执行时间,特别是多个模块共享

11、一个硬件资源的时候。,FPGA和DSP的通讯接口,EMIF接口,其他接口 如串口,SPI接口,PCI接口等 FPGA专用接口 VLYNQ 接口(TI 达芬奇系列SoC),FPGA+DSP的协同处理平台的 电路设计注意事项,DSP和FPGA的选型 DSP和FPGA的接口设计 共享缓冲区技术 DSP配置FPGA技术 高速电路板常规要求,FPGA+DSP的协同处理平台的调试方法和策略,DSP和FPGA单独调试 调试过程中保证接口高阻态或者断路; 优先调试DSP和FPGA的接口 必须测试稳定后,才能开始后续功能调试 通过FPGA内部逻辑分析仪来观察接口时序 DSP软件和FPGA硬件并行设计方法 FPGA的管脚兼容性设计,华清远见FPGA相关课程,FPGA应用设计初级班 FPGA应用设计高级班 FPGA项目案例培训班 基于FPGA的SOC设计班,让我们一起讨论!, 谢谢!,成功之路,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1