第3章组合逻辑电路.ppt

上传人:本田雅阁 文档编号:2979519 上传时间:2019-06-17 格式:PPT 页数:37 大小:487.01KB
返回 下载 相关 举报
第3章组合逻辑电路.ppt_第1页
第1页 / 共37页
第3章组合逻辑电路.ppt_第2页
第2页 / 共37页
第3章组合逻辑电路.ppt_第3页
第3页 / 共37页
第3章组合逻辑电路.ppt_第4页
第4页 / 共37页
第3章组合逻辑电路.ppt_第5页
第5页 / 共37页
点击查看更多>>
资源描述

《第3章组合逻辑电路.ppt》由会员分享,可在线阅读,更多相关《第3章组合逻辑电路.ppt(37页珍藏版)》请在三一文库上搜索。

1、第3章 机械工业出版社同名教材 配套电子教案,数字电子技术基础,3.1 组合逻辑电路的基本概念,3.1.1 组合逻辑电路概述,若任一时刻数字电路的稳态输出只取决于该时刻输入信号的组合,而与这些输入信号作用前电路原来的状态无关,则该数字电路称为组合逻辑电路。,第3章 组合逻辑电路,3.1.2 组合逻辑电路的分析方法,分析步骤:, 逐级写出每个门电路的逻辑表达式;, 化简;, 列出真值表;, 根据真值表,分析和确定电路的逻辑功能。,【例3-2】 已知组合逻辑电路如图3-3所示,试分析其逻辑功能。,图3-3 例3-2逻辑电路, 逐级写出每个门电路的逻辑表达式。, 化简, 列出真值表如表3-1所示。,

2、 分析逻辑功能,从表3-1可得出,输入信号ABC中,若只有一个或一个以下的信号为1时,输出Y1,否则Y0。,解:,3.1.3 组合逻辑电路的设计方法,设计步骤:, 分析逻辑命题,明确输入量和输出量,并确定其状态变量(逻辑1和逻辑0含义)。, 根据逻辑命题要求,列出真值表。, 根据真值表写出逻辑函数最小项表达式。, 化简逻辑表达式。, 根据逻辑表达式,画出相应逻辑电路。,【例3-3】 试设计一个三人多数表决组合逻辑电路。,解:, 分析逻辑命题,设三人为A、B、C,同意为1,不同意为0;表决为Y,有2人或2人以上同意,表决通过,通过为1,否决为0。因此,ABC为输入量,Y为输出量。, 列出真值表,

3、如表3-2所示。, 写出最小项表达式, 化简逻辑表达式, 画出相应电路图如图3-4a所示。,a) b) 图3-4 例3-3逻辑电路 a) 与或电路 b) 与非-与非电路,3.2 编码器和译码器,3.2.1 编码器,用二进制代码表示数字、符号或某种信息的过程称为编码。,能实现编码的电路称为编码器。,编码器一般可分为普通编码器和优先编码器;,优先编码器是将输入信号的优先顺序排队,当有2个或2个以上输入端信号同时有效时,编码器仅对其中一个优先等级最高的输入信号编码,从而避免输出编码出错。,按编码形式可分为二进制编码器和BCD编码器;按编码器编码输出位数可分为4-2线编码器、8-3线编码器和16-4线

4、编码器等。, 编码器工作原理,图3-7 4-2线编码器逻辑电路, 8-3线优先编码器74LS148, 10-4线BCD码优先编码器74LS147,图3-10 74LS147引脚图,图3-8 74LS148引脚图,3.2.2 译码器,将给定的二值代码转换为相应的输出信号或另一种形式二值代码的过程,称为译码。,译码是编码的逆过程。, 译码器工作原理,图3-11 2-4线译码器逻辑电路, 双2-4线译码器74LS139,图3-12 74LS139引脚图, 3-8线译码器74LS138,图3-13 74LS138引脚图,【例3-6】 试利用74LS138和门电路实现例3-3中要求的3人多数表决逻辑电路

5、。,解:,图3-17 例3-6逻辑电路,3.2.3 数码显示电路, LED数码管, 发光二极管,LED数码管由发光二极管分段组成。,正向压降大多在1.52V之间;,工作电流一般为几毫安至几十毫安;,亮度随电流增大而增强。,特点:工作电压低、体积小、可靠性高、寿命长、响应速度快(10ns)、使用方便灵活。, 共阴型和共阳型LED数码管,a) b) c) 图3-19 LED数码管 a) 0.5LED管引脚排列 b) 共阴型 c) 共阳型, LED管的驱动方式,a) b) c) d) 图3-20 发光二极管驱动电路 a) 高电平驱动 b) 低电平驱动 c) OC门输出低电平驱动 d) 门电路输出高电

6、平驱动, 七段显示译码器74LS47/48,图3-21 74LS48引脚图,【例3-8】试利用74LS48实现3位显示电路。,图3-23 74LS48组成3位显示电路, CMOS 7段显示译码器CC 4511,图3-25 CC 4511引脚图,【例3-10】 试用CC 4511组成8位显示电路。,图3-26 CC 4511组成8位显示电路,3.3 数据选择器和数据分配器,3.3.1 数据选择器, 数据选择器基本概念, 定义,能够从多路数据中选择一路进行传输的电路称为数据选择器。, 工作原理,相当于一个单刀多掷开关, 与模拟开关的区别,只能传输数字信号, 应用, 将并行数据变为串行数据。, 实现

7、组合逻辑函数。,图3-27 数据选择器 原理框图, 数据选择器典型电路芯片,数据选择器有2选1、4选1、8选1和16选1等多种类型。,8选1数据选择器74LS151251,图3-29 74LS151/251引脚图, 数据选择器应用,【例3-11】 试利用74LS151实现例3-3中要求的3人多数表决逻辑电路。,解:, 多路模拟开关,模拟开关与数据选择器的主要区别:,数据选择器只能传输数字信号,而模拟开关不但可以传输数字信号,还可以传输模拟信号,并且可以双向传输,即输入端和输出端可互换使用。,常用典型集成电路有8选1多路模拟开关CC 4051,图3-33 CC4051引脚图,VEE为模拟信号地。

8、VEE为负时,CC 4051可传输负极性的模拟信号。,CC 4051允许双向传输,既可用作数据选择器,又可用作数据分配器。,3.3.2 数据分配器,能根据地址,将一路输入信号分配给相应的输出端。,数字集成电路中没有专用的数据分配器,而是使用通用译码器中的变量译码器实现数据分配。如74LS139(2-4译码器)、74LS138(3-8译码器)等。,图3-34 数据分配器原理框图,3.3.3 数值比较器,能够比较两组二进制数据大小的数字电路称为数值比较器。, 工作原理,图3-36 一位数据比较器逻辑电路图, 集成数值比较器74LS85,多位二进制数据比较,应先比较高位。高位大即大,高位小即小;若高

9、位相等,再比较低位;依此类推。, 数值比较器级联,图3-38 二片74LS85级联组成8位数据数值比较器,图3-37 74LS85引脚图,3.4 加法器,3.4.1 半加器, 定义:能够完成两个一位二进制数A和B相加的组合逻辑电路称为半加器。, 真值表:S为和,CO为进位。, 逻辑表达式:,和:,进位:, 逻辑电路和逻辑符号,a) b) 图3-39 半加器 a) 逻辑电路 b) 逻辑符号,3.4.2 全加器, 全加器概述, 定义:两个二进制数A、B与来自低位的进位CI三者相加的组合逻辑电路, 真值表:, 逻辑表达式, 逻辑电路和逻辑符号,图3-40 全加器 a) 逻辑电路 b) 逻辑符号,a)

10、,b), 串行进位全加器,3.5 组合逻辑电路的竞争冒险现象,3.5.1 竞争冒险的产生, 竞争冒险的两种现象,a) b) 图3-45 冒险现象I示意图 a) Y=A+A电路 b) 冒险波形示意,a) b) 图3-46 冒险现象II示意图 a) Y=AA电路 b) 冒险波形示意, 竞争与冒险的含义, 竞争:,门电路输入端的两个互补输入信号同时向相反的逻辑电平跳变的现象称为竞争。, 冒险:,门电路由于竞争而产生错误输出(尖峰脉冲)的现象称为竞争-冒险。,竞争不一定会产生冒险,而产生冒险必定存在竞争。, 判断产生竞争-冒险的方法, 卡诺图中有相邻的卡诺圈相切。,a) b) 图3-47 从卡诺图判断竞争现象举例,3.5.2 竞争冒险的消除,常用方法有以下两种:, 引入冗余项, 输出端增加滤波电容Cf,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1