《微电子Chap04.ppt》由会员分享，可在线阅读，更多相关《微电子Chap04.ppt（96页珍藏版）》请在三一文库上搜索。
1、集成电路制造工艺,集成电路设计与制造的主要流程框架,集成电路的设计过程： 设计创意 + 仿真验证,设计业,制造业,芯片制造过程,集成电路芯片的显微照片,集成电路的内部单元(俯视图),沟道长度为0.15微米的晶体管,栅长为90纳米的栅图形照片,50m,100 m 头发丝粗细,30m,1m 1m (晶体管的大小),3050m (皮肤细胞的大小),90年代生产的集成电路中晶体管大小与人类头发丝粗细、皮肤细胞大小的比较,N沟道MOS晶体管,CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。,集成电路制造工艺,图形转换：将设计在掩膜版(类似于照相底片
2、)上的图形转移到半导体单晶片上 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 制膜：制作各种材料的薄膜,图形转换：光刻,光刻三要素：光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变 正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶 负胶：分辨率差，适于加工线宽3m的线条,正胶：曝光后可溶 负胶：曝光后不可溶,图形转换：光刻,几种常见的光刻方法 接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式曝
3、光：在硅片和掩膜版之间有一个很小的间隙(1025m)，可以大大减小掩膜版的损伤，分辨率较低 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式,三种光刻方式,图形转换：光刻,超细线条光刻技术 甚远紫外线(EUV) 电子束光刻 X射线 离子束光刻,图形转换：刻蚀技术,湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的,图形转换：刻蚀技术,湿法腐蚀： 湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、
4、抛光、清洗、腐蚀 优点是选择性好、重复性好、生产效率高、设备简单、成本低 缺点是钻蚀严重、对图形的控制性较差,干法刻蚀,溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差 等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差 反应离子刻蚀(Reactive Ion Etching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀
5、技术,杂质掺杂,掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触 磷(P)、砷(As) N型硅 硼(B) P型硅 掺杂工艺：扩散、离子注入,扩 散,替位式扩散：杂质离子占据硅原子的位： 、族元素 一般要在很高的温度(9501280)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大67个数量级,杂质横向扩散示意图 使实际的扩散区宽度大于氧化层掩蔽窗口，对小尺寸器件不利。 使扩散区的四个角为球面状，引
6、起电场在该处集中，导致pn结击穿电压降低。,固态源扩散：如B2O3、P2O5、BN等，与硅晶片相隔一定距离放在石英管内，通过氮气将杂质源蒸汽输运到硅晶片表面，在高温下，杂质化合物会与硅发生反应，生成单质的杂质原子扩散进入硅中。,利用液态源进行扩散的装置示意图 携带气体通过含有杂质的液态杂质源,离子注入,离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定 掺杂的均匀性好 温度低：小于600 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂,离子注入系统的原
7、理示意图,离子源：产生注入离子。 磁分析器：筛选出需要的杂质离子。 加速管：形成静电场，加速离子。 聚焦和扫描系统：由静电聚焦透镜聚焦，经偏转系统，Y方向扫描，X方向扫描,离子束被注射到晶片上，偏转的目的是为了阻止束流传输过程中产生的中性粒子射到晶片上。 靶室和后台处理系统：安装需注入材料、测量离子流量、自动装片/卸片机构及控制计算机。,离子注入原理,高能离子射入靶后，不断与衬底中的原子核及核外电子碰撞，能量逐步损失，最后停下，每个粒子停下的位置是随机的，大部分不再晶格上，因而没有电活性。 与电子碰撞，杂质离子质量大，小角度散射，方向基本不变。 与原子核碰撞，质量相当，使原子核离开晶格位置，使
8、一系列的原子核离开晶格位置，造成晶格损伤，剂量高时，使单晶硅变成无定形硅。,离子注入到无定形靶中的高斯分布情况,退 火,退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用 消除损伤 退火方式： 炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等),氧化工艺,氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应,氧化硅层的
9、主要作用,在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分 扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层 作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层材料,SiO2的制备方法,热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧湿氧干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法,干氧氧化：结构致密，均匀性和重复性好，对杂质扩散的掩蔽能力强，钝化效果好，与光刻胶的附着性好。但氧化速度慢，氧化温度高。 水蒸汽氧化：结构疏松，缺陷多，含水量大，掩蔽能力差。但氧化速度高
10、。较少用。,湿氧氧化：比水蒸汽氧化好 ，没干氧好。生长速度快。与光刻胶的附着性不是很好。 干氧湿氧干氧(简称干湿干)氧化法：交替氧化方法制备高质量的氧化层。 氢氧合成氧化：在常压下，将高纯氢气和氧气通入氧化炉，燃烧生成水，水在高温下汽化，与硅反应。避免了湿氧氧化时水蒸汽带来的污染。生长速度高，氧化层质量好，生长速度易控制，均匀性和重复性好。集成电路中应用广泛。,进行干氧和湿氧氧化的氧化炉示意图,化学汽相淀积(CVD),化学汽相淀积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程 CVD技术特点： 具有淀积温度低、薄膜成分和厚度易于控制
11、、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等,化学汽相淀积(CVD),常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD) 等离子增强化学汽相淀积 (PECVD),APCVD反应器的结构示意图,石英管用三温区管状炉加热,气体由一端引入,另一端抽出,石英管壁靠近炉管,温度很高.又叫热壁CVD, 优点：薄膜厚度的均匀性好，一炉可加工几百片，压强低。 缺点：沉积速度慢。,LPCVD反应器的结构示意图,在通常的CVD系统中增加了等离子体的能量，反应
12、室由两块平行的金属电极板组成，射频电压加在上电极上，下电极接地，射频电压使平板电极之间的气体发生等离子放电，工作气体由位于下电极附近的进气口进入，并流过 放电区。半导体片放在下电极上，加热到100-400度左右。 优点：沉积温度低,平行板型PECVD反应器的结构示意图,化学汽相淀积(CVD),单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片。可同时控制导电类型、电阻率及厚度。 气相：利用硅的气态化合物或液态化合物的蒸汽在衬底表面进行化学反应生成单晶硅。 液相：由液相直接在衬底表面生长外延层。 分子束外延：在超高真空条件下，由一种或几
13、种原子或分子束蒸发到衬底表面形成外延层的方法，能精确控制外延层的化学配比及杂质分布，温度低。 材料：四氯化硅(SiCl4)、二氯硅烷(SiH2Cl2)、三氯氢硅(SiHCl3)、硅烷(SiH4)。,二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源 低温CVD氧化层：低于500,利用硅烷和氧气反应，优点：温度低。作为覆盖器件的钝化层与铝之间的绝缘层。缺点：台阶覆盖能力差，有颗粒状氧化硅。 中等温度淀积：500800，利用四乙氧基硅烷Si(OC2H5)4。均匀性、台阶覆盖性、氧化层的质量比低温的好，适于制作接触孔的介
14、质层。 高温淀积：900左右。利用二氯甲硅烷SiCl2H2和氧化亚氮（低压下），非常均匀，有时沉积多晶硅上的绝缘膜。,化学汽相淀积(CVD),多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。,氮化硅的化学汽相淀积：中等温度(780820)的LPCVD或低温(300) PECVD方法淀积。 LPCVD：具有理想的化学配比，密度较高，氧化速度很慢，可作为局域氧化的掩蔽阻挡层。材料：二氯甲硅烷和氨气。 PECVD
15、：不具备理想的化学配比，密度较低，沉积温度低。具有阻挡水和钠离子扩散及很强的抗划伤能力，可作集成电路的钝化层。可用硅烷与氨气或氮气在等离子体中反应得到。,物理气相淀积(PVD),蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种 溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上,蒸发原理图,集成电路工艺,图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧
16、化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射,作 业,集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用 简述光刻的工艺过程,集成电路制造工艺,CMOS集成电路制造工艺,形成N阱 初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷,形成P阱 去掉光刻胶 在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化 去掉光刻胶及氮化硅层 P阱离子注入，注硼,推阱 退火驱入 去掉N阱区的氧化层,形成场隔离区 生长一层薄氧化层 淀积一层氮化硅 光刻场隔离区，非隔离区被光刻胶保护起来 反应离子刻蚀氮
17、化硅 场区离子注入,用于抑制场寄生晶体管的开启. 去除光刻胶 热生长厚的场氧化层 去掉氮化硅层,形成多晶硅栅 生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅,形成硅化物 淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2,形成N管源漏区 光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区 形成P管源漏区 光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区,形成接触孔 化学气相淀积磷硅玻璃层 退火和
18、致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔,形成第一层金属 淀积金属钨(W)，形成钨塞,形成第一层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形,形成穿通接触孔 化学气相淀积PETEOS Plasma Enhanced TEOS(四乙氧基硅烷)，PETEOS的最大优点是台阶覆盖性好 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形,合金 形成
19、钝化层 在低温条件下(小于300)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形 测试、封装，完成集成电路的制造工艺 CMOS集成电路一般采用(100)晶向的硅材料,双极集成电路 制造工艺,制作埋层 初始氧化，热生长厚度约为5001000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层,双极集成电路工艺,生长n型外延层 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定,形成横向氧化物隔离区 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约1
20、00nm 光刻2#版(场区隔离版,形成横向氧化物隔离区 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入,形成横向氧化物隔离区 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层,形成基区 光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区 基区离子注入硼,形成接触孔： 光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层,形成发射区 光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和集电区,金属化 淀积金属，一般是铝或Al-S
21、i、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450、N2-H2气氛下处理2030分钟 形成钝化层 在低温条件下(小于300)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形,隔离技术,PN结隔离 场区隔离 绝缘介质隔离 沟槽隔离,PN结隔离工艺,绝缘介质隔离工艺,LOCOS隔离工艺,LOCOS局域氧化隔离工艺 生长薄氧化层、氮化硅。 光刻，以光刻胶作为掩蔽层刻蚀场区的氧化层、氮化硅。 通过离子注入进行场区掺杂，去胶后利用氮化硅作为掩蔽层进行场区氧化 ，最后去掉氮化硅。,沟槽隔离工艺,接触与互连,Al是目前集成电路工
22、艺中最常用的金属互连材料, 但Al连线也存在一些比较严重的问题 电迁移严重、电阻率偏高、浅结穿透等 Cu连线工艺有望从根本上解决该问题 IBM、Motorola等已经开发成功 目前，互连线已经占到芯片总面积的7080%；且连线的宽度越来越窄，电流密度迅速增加,几个概念 场区场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。 有源区和场区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。 CMOS工艺中的场区（即晶体管以外的区域）需要较厚的氧化层，目的是提高场开启电压，使其高于工作电压，形成良好的隔离；同时减小金属层或多晶硅与硅衬底之间的寄生电容
23、。但仅靠增加场氧的厚度仍不能满足对场开启的要求（即满足场在器件正常工作时不可能开启的要求），还要对场区进行注入，增加场区的掺杂浓度，阻止沟道的生成，进一步提高开启电压。 有源区:硅片上做有源器件的区域（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。,栅结构材料 Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构,Salicide工艺(自对准多晶硅/硅化物结构) 依次淀积栅氧化层与多晶硅、 RIE刻蚀出多晶硅栅，低温沉积SiO2并致密， RIE刻蚀并形成侧壁氧化层； 淀积Ti或Co等难熔金属 RTP并选择腐蚀侧壁氧化层上的金属； 在较高温度下进行RTP处
24、理，形成化学稳定的低阻的CoSi2或C-54相的TiSi2最后形成Salicide结构,优点,降低了栅、源/漏及局部互连线的电阻， 与深亚微米CMOS工艺兼容，对提高深亚微米CMOS电路的特性非常有利。,集成电路封装工艺流程,划片：金刚刀、脉冲激光束、含金刚石粉的锯片。 封装材料：金属封装、陶瓷封装、和塑料封装。,各种封装类型 示意图,集成电路工艺小结,前工序 图形转换技术：主要包括光刻、刻蚀等技术 薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积(如溅射、蒸发) 等 掺杂技术：主要包括扩散和离子注入等技术,集成电路工艺小结,后工序 划片 封装 测试 老化 筛选,集成电路工艺小结,辅助工序 超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术,作 业,设计制备NMOSFET的工艺，并画出流程图 写一篇对本课程感想的小论文,