精品PPT课件--第8章80C5单片机并行系统扩展技术.ppt

《精品PPT课件--第8章80C5单片机并行系统扩展技术.ppt》由会员分享，可在线阅读，更多相关《精品PPT课件--第8章80C5单片机并行系统扩展技术.ppt（168页珍藏版）》请在三一文库上搜索。

1、1 8.1 80C51系列单片机的并行系统扩展概述 8.1.1 80C51系列单单片机的并行系统扩统扩 展能力 8.1.2 地址的锁锁存 8.1.3 存储储器空间间地址 8.2 外部存储器的扩展方法 8.2.1 程序存储储器的扩扩展 8.2.2 数据存储储器的扩扩展 8.2.3 数据存储储器和程序存储储器的统统一编编址 8.3 外部I/0口的扩展方法 8.3.1 对对I/O口的编编程指令 8.3.2 简单简单 并行I/O接口扩扩展 8.3.3 81C55可编编程I/O接口及扩扩展技术术 8.3.4 82C55可编编程接口电电路的扩扩展 目录录 第8章80C51单单片机并行系统扩统扩 展技 术术

2、 2 8.0单单片机最小应应用系统统 单单片机最小应应用系统统是在简单 的应用场合，以最简便的电路就可以满 足其要求，它只需要一片单片机芯片再配上时钟电 路和复位电路即可构成 。结构简单 ，价格便宜，使用非常方便。 1、8051/8751最小应用系统 S8051/8751片内有4KB的掩模ROM/EPROM，其自身可以构成最小应用系 统，只要加上复位电路、时钟电 路、/EA引脚接高电平，即可通电工作。 S内部存储器只有128字节的内部RAM和一些特殊功能寄存器以及4KB的内 部ROM。 3 最小应应用系统统具有以下特点： 1）系统结构简单、可靠； 2）有大量的I/O线供用户使用，P0-P3口共

3、32根I/O均可作为输入/输出线使用。 3）内部存储容量有限，只有128B的内部RAM和一些特殊功能即存期以及4KB的内 部ROM/EPROM。 4 2、8031最小应用系统 l8031片内无驻驻留ROM，所以必须扩 展程序存储器，常选用EPROM芯片。 l在扩展程序存储器时，必须接上地址锁锁存器。 5 l系统包括8031、2764EPROM、74LS373地址锁锁存器、时钟电时钟电 路和复位电电 路。 l/EA引脚接地，使CPU只能选择 外部程序存储器，并执行ROM中的程序。 lALE引脚接74LS373的G端。 6 本节节内容 8.1.1 80C51系列单单片机的并行系统扩统扩 展能力 8

4、.1.2 地址的锁存 8.1.3 存储器空间地址 8.1 80C51系列单单片机并行系统扩统扩 展概述 7 8.1.1 80C51系列单单片机的并行系统扩统扩 展能力 对于小型的控制及检测 系统，利用单片机自身的硬件资源就够 了，但对于一些较大的应用系统，往往还需要扩展一些存储器、 及并行口等外围芯片，以补充单片机硬件资源的不足。 80C51单片机的地址线有P2口和P0口提供，共16位，故其片外 可扩展的存储器最大容量为64KB，地址为0000HFFFFH。由于 51单片机访问 片外数据存储器和程序存储器的指令及控制信号不 同，故允许两者地址重合。 8.1 80C51系列单单片机并行系统扩统扩

5、 展概述 8 本节节内容 8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁锁存 8.1.3 存储器空间地址 8.1 80C51系列单单片机并行系统扩统扩 展概述 9 8.1.2地址的锁锁存 一、锁锁存的作用 80C51系列单片机以三总线总线 (地址总线总线 、数据总线总线 、控制总线总线 ) 方法外扩展存储器及外部I/O口芯片。 l地址总线的高8位（A15A8）通过P2口输出。 l数据总线（D7D0）和地址总线（A7A0）低8位通过P0口分时输出。 8.1 80C51系列单单片机并行系统扩统扩 展概述 10 在基本扩展电路中，P0口是数据总线 和低8位地址总线 分时复用

6、 口，需要用到地址锁锁存器。 P0口采用分时时复用的方法：CPU先从P0口输出低8位地址，从P2 口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来 确定具体访问 的存储器空间位置，再从P0口读写数据。所以，只有 通过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现 PO口的复用功能。 8.1 80C51系列单单片机并行系统扩统扩 展概述 11 二、锁锁存器 l常用地址锁存器有74LS373、74LS573、74LS273和8282等。 l74LS373和74LS573功能一样，只是芯片引脚的排列不同，都是带 有三态门 的、双列直插20引脚的8D锁存器。 8.1 80C51

7、系列单单片机并行系统扩统扩 展概 述 74LS373的引脚排列74LS373的内部结构 12 74LS373的引脚符号和功能如下： 1)D7D0:三态门输 入端。8位数据输入线 。 2)Q7Q0:三态门输 出端。8位数据输出线 。 3)GND:接地端。 4)VCC:电源端。 5)/OE:三态门 使能端。数据输出允许信号。 l/OE=0,三态门输出为标准TTL电平； l/OE=1,三态门输出高阻态。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 13 6)G:8D锁存器控制端。数据输入锁存选通信号。 lG=1，Qi=Di(i=1，28)，锁存器处于透明工作状态，即锁存器的输出状态随数据

8、 输入端的变化而变化。 l当G端由1变0时，数据被锁存起来，此时输出端Qi不再随输入端的变化而变化，而 一直保持锁存前的值不变。 G端可直接与单片机的锁存控制信号端ALE相连，在ALE的下降沿进行 地址锁存。 74LS373的逻辑 功能表见表8-1。 8.1 80C51系列单单片机并行系统扩统扩 展概述 表8-1 74LS373的逻辑功能表 14 地址锁存器一般采用74LS373，采用74LS373的地址总线 的扩展 电路如下图。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 15 本节节内容 8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存

9、储储器空间间地址 8.1 80C51系列单单片机并行系统扩统扩 展概 述 16 8.1.3存储储器空间间地址 无论ROM和RAM哪种存储器芯片只要连接在系统中，单片机对 其任意一个单元操作都需要先确定其地址空间。 虽然二者地址形式重叠，但是访问 ROM和RAM的控制总线 不同 、指令不同，因此CPU完全能够准确区分二者。 如：某存储器芯片具有2KB个单元，本身需要11条地址线(A10 A0)，一般让其与单片机的P2.2P2.0和P0.7P0.0连接，将单片 机剩下的P2.7P2.3地址线留下来承担区别芯片的任务，即完成片 选功能。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 17

10、MCS-51发出的地址是用来选择 某个存储器单元进行读写，要完 成这种功能，必须进 行两种选择 ：片选、单元选择 。 扩展芯片的片选方法分为线选线选 法和译码译码 法两种类型。 一、线选线选 法 线选线选 法是将剩余的高位地址线作为存储器芯片（或I/O接口芯片）的 片选信号。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 18 8.1 80C51系列单单片机并行系统扩统扩 展概 述 【例8-1】现现有2K*8位存储储器芯片，需扩扩展8K*8位存储结储结 构， 要求采用线选线选 法进进行扩扩展。 解：扩展8KB的存储器结构需2KB的存储器芯片4片。2KB的存储器共11 根地址线线与单片

11、机P2口的低3位(P2.2、P2.1、P2.0)和PO口连连接。单片机 的P2.3、P2.4、P2.5、P2.6分别与4个芯片的片选端连接，如图8-4所示。 19 8.1 80C51系列单单片机并行系统扩统扩 展概 述 图8-4 用线选方式实现片选 20 8.1 80C51系列单单片机并行系统扩统扩 展概 述 图图中： l1、2、3、4都是2KB的存储器芯片； l地址线A10A0实现片内寻址，地址空间为2KB； l用4根高位地址线P2.3、P2.4、P2.5、P2.6与4个芯片的/CE端相连，实现片选，均 为低电平有效。 l为了不出现寻址错误，当P2.3、P2.4、P2.5、P2.6中有一根地

12、址线为低电平时，其 余三根地址线必须为高电平，也就同类存储器每次只能有一个芯片被选中工作。 21 8.1 80C51系列单单片机并行系统扩统扩 展概 述 现假设剩下的一根高位地址线A15接为低电平，这样 可得到如 表8-2所示的四个芯片的地址分配。 22 8.1 80C51系列单单片机并行系统扩统扩 展概 述 线选线选 法优优点：电路简单，不需另外增加硬件电路，体积小，成本低，在简 单的场合有实用价值。 线选线选 法缺点： l片的地址空间相互之间可能不连续，不能充分利用微处理器的内存空间。( 原因：用做片选信号的高位地址线的信号状态得不到充分利用。) l容易出现地址重叠现象； l并且可作片选的

13、高位地址线有限，可寻址的器件数目受到限制。 因此，线选线选 法只适于外扩扩芯片不多，规规模不大的单单片机系统统。 23 例：某一系统统，需要外扩扩8KB的EPROM（2片2732），4KB的RAM（2片 6116），这这些芯片与MCS-51单单片机地址分配有关的地址线连线线连线 ，电电路如 下图图。 补补充实实例1 24 2732：4KB程序存储储器，有12 根地址线线A0A11，分别别与单单片 机的P0口及P2.0P2.3口相连连。 2732(1)的片选选端接A15(P2.7)， 2732(2)的片选选端接A14(P2.6)。 6116：2KB数据存储储器，需要 11根地址线线作为单为单 元

14、的选择选择 ， 分别别与单单片机的P0口及P2.0 P2.2口相连连。 6116(1)的片选选端接A12(P2.4)， 6116(2)的片选选端接A13(P2.5)。 补补充实实例1 25 当要选中某个芯片时，单片机P2口对应的片选信号引脚应为低电平，其它引 脚要为高电平。 两片程序存储储器的地址范围围： 2732（1）的地址范围：7000H7FFFH; （A15=0 A14=1 A13=1 A12=1） 2732（2）的地址范围: B000HBFFFH; （A15=1 A14=0 A13=1 A12=1） 6116（2）的地址范围：D800HDFFFH。（A15=1 A14=1 A13=0

15、A12=1 ） 6116（1）的地址范围：E800HEFFFH; （A15=1 A14=1 A13=1 A12=0 ） A11? 6116（2）的地址范围围：D000HD7FFH 。 6116（1）的地址范围围：E000HE7FFH; 补补充实实例1 26 线选 法扩展16K字节RAM和16K字节EPROM电路图 补补充实实例2 27 二、译码译码 法 l译码译码 法：通过译码 器对系统的高位地址进行译码 ，以其译码输 出信号 来选通相应的存储器芯片。 l译码 法分部分译码译码 法和全译码译码 法。 部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线； 全译码法是将余下的高

16、位地址线全部进行译码产生存储器的片选信号。 l最常用的译码 器芯片：74LS138(3-8译码 器)、74LS139(双2-4译码 器) 、74LS154（4-16译码 器）。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 28 1.74LS139译码译码 器 74LS139为双2线-4线译码 器。这两个译码 器完全独立，分别有 各自的数据输入端、译码 状态输 出端以及数据输入允许端。 其引脚见图 8-5。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 图图8-5 74LS139引脚图图 l/G：势能端，低电平有效。 lA、B：选择 端,即译码 器输入端 。 l/Y0、/Y

17、1、/Y2、/Y3:译码 器输出 信号，低电平有效。 29 74LS139译码 器的真值表。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 表8-3 74LS139真值值表 30 【例8-2】现现有2K*8位存储储器芯片，需扩扩展8K*8位存储结储结 构， 要求采用译码译码 法进进行扩扩展。 解：扩展8KB的存储器结构需2KB的存储器芯片4片。2K的存储器共11根 地址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。P2.3、 P2.4作为二-四译码 器的译码 地址，译码输 出作为扩 展4个存储器芯片的 片选信号，P2.5、P2.6、P2.7悬空。扩展连线图 如

18、图8-6所示。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 31 8.1 80C51系列单单片机并行系统扩统扩 展概 述 图8-6 74LS139译码法实现片选 32 根据译码 器的逻辑 关系和存储器的片内寻址范围，当未用的三位 都取低电平0时，可以得到4个芯片的地址空间如表8-4所示： 8.1 80C51系列单单片机并行系统扩统扩 展概 述 33 74LS139译码器扩展存储器实 例 8051 ALE P0 P2.0 PSEN RD WR P2.4 P2.5 P2.7 P2.6 A B GY2 Y0 Y1 74LS139 Q0 Q7 74LS373 D7D0 D7D0 D7D0

19、OEOEOEOEWEWED7 D0 D7 D0 CECECECE A0 A7 A0 A7 A0 A7 A0 A7 A8 A12 A8 A12 A8 A12 A8 A12 IC0 2764 IC1 2764 IC2 6264 IC3 6264 补补充实实例1 34 2.74LS138译码译码 器 74LS138是”3-8”译码 器,具有3个选择输 入端,可组成8种输入状态 。 当译码 器的输入为某一个固定编码时 ，其输出只有某一个固定的 引脚输出为低电平，其余的为高电平。 8.1 80C51系列单单片机并行系统扩统扩 展概述 图图8-7 74LS138译码译码 器引脚图图 l/G2A、/G2B、

20、G1:势势能端,用于引入控制信号 。 lA、B、C:选择选择 端,即译码译码 器信号输输入端。 l/Y7/Y0:译码输译码输 出信号,低电电平有效。 35 l/E1、/E2、E3:势能端，用于引入控制信号。 lA、B、C:选择 端，即译码 器信号输入端。 l/Y7/Y0:译码输 出信号，低电平有效。 补补充 36 表8-5 74LS138译码译码 器真值值表 8.1 80C51系列单单片机并行系统扩统扩 展概 述 37 74LS138真值表 输输 入输输 出 使能选择选择 Y0Y2Y3Y4Y5Y6Y7Y1 CBAE3 1 0 0 E2 E1 1 0 0 1 0 0 1 0 0 1 0 0 1

21、0 0 1 0 0 1 0 0 000 001 101 100 110 111 010 011 0 0 0 0 0 0 0 0 11 11 11 1111 111 11 111 1 111 11 1 1 11 11 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 X X X 1 X X X 1 XXX XXX XXX1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 补补充 38 【例8-3】 要扩扩8片8KB的存储储器芯片，如何通过过74LS138把 64KB空间间地址分配给给各个芯

22、片？ 解：由74LS138真值表可知，把G1接到+5V，接地，P2.7、P2.6、P2.5（ 高3位地址线）分别接74LS138的C、B、A端，由于对高3位地址译码 ，这 样译码 器有8个输出，分别接到8片存储器的各“片选”端，实现 8选1的片 选。低13位地址A12A0（P2.4P2.0，P0.7P0.0）完成对选 中的8KB 存储器中的各个存储单 元的“单元选择 ”。这样 就把64KB存储器空间分成8 个8KB空间了。连接线见图 8-8。 8.1 80C51系列单单片机并行系统扩统扩 展概 述 39 图图8-8 74LS138划分存储储器地址 8.1 80C51系列单单片机并行系统扩统扩

23、展概 述 40 如果用74LS138把32K空间全部划分为每块4KB，如何划分呢？ 补补充实实例 41 l译码译码 法优优点： 存储器芯片的地址空间连续 ，且唯一确定，不存在地址重叠现象，能够充分 利用内存空间； 当译码 器输出端留有空余时，便于继续扩 展存储器或其他外围器件，适用于 大容量多芯片存储器扩展。 l译码译码 法缺点：电路连接复杂一些。 l译码 法分部分译码译码 法和全译码译码 法。 部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线； 全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。 线选 法和部分部分译码 法会产生地址空间重叠现象。 全译码 法

24、可以消除地址空间重叠现象。 8.1 80C51系列单单片机并行系统扩统扩 展概述 42 本节节内容 8.2.1 程序存储储器的扩扩展 8.2.2 数据存储器的扩展 8.2.3 数据存储器和程序存储器的统一编址 8.2 外部存储储器的扩扩展方法 43 外部存储器扩展的内容和步骤 外部存储器的扩展方法的主要设计 步骤如下： 1.确定存储器的类型和数量： 固定信息采用ROM、随机信息采用RAM，根据程序和数据量确定容量。 2.选择 合适的存储器芯片： 存取时间满时间满 足CPU的操作时时序要求存储储功耗，对对容量达几百千字节节，要选选功耗小的存储储器芯 片数量，减少数量，连线连线 少，减少分布电电容

25、，附加延时时。 3.分配存储器的地址空间： 根据所用微处处理器的寻寻址范围围和系统统要求，分配好ROM和RAM的地址空间间，同时时要兼顾顾I/O 接口和外围设备围设备 占用地址。 4.设计 片选逻辑 ：片选选信号产产生的方式。 5.核算对系统总线 的负载 要求：超过总线负载过总线负载 能力后，需要加驱动驱动 。 6.校验存储器的存取速度： 一般参考现现有的微机系统统来校验验，存储储器的存取时间时间 加上相关电电路的延迟时间迟时间 与微处处理器的 读读/写操作时时序所要求的存取时间时间 作比较较，前者小，并能正常工作，不需要调调整。 44 扩扩展外部程序存储储器的连连接逻辑电逻辑电 路 51系列

26、单片机的基本扩展电路 45 8.2.1程序存储储器的扩扩展 80C51单片机片内有4KB ROM，对于较大的系统若4KB不够用， 需在片外扩展程序存储器。 外部扩展程序存储器的类型可以是EPROM、E2PROM或Flash ROM，其中使用较多EPROM。 8.2 外部存储储器的扩扩展方法 46 一、单单片EPROM程序存储储器的扩扩展方法 扩展程序存储器时，应尽量用大容量的芯片。 1.常用EPROM的芯片及引脚 EPROM常用的是27系列产品，如：2716(2KB)、2764(8KB)、 27128(16KB)、27256(32KB)、27512(64KB)。 型号27后面的数字是该芯片的位

27、存储容量。如2764中64表示该芯 片的位存储容量是64Kbit，该数值除以8所得即是该ROM能存放程 序的K字节数，因此2764芯片的容量为8KB(B表示字节单 位)。 图8-9是这些芯片的引脚图。 8.2 外部存储储器的扩扩展方法 47 8.2 外部存储储器的扩扩展方法 48 其中各引脚功能如下： lA15A0：地址线引脚。数目由芯片的存储容量决定，如27128有14根， 27256有15根。用于进行单元选择。 lD7D0：数据线引脚。一般与单片机的PO口之间连接。 l/CE：片选控制端。为低电平时程序存储器被选中工作。 l/OE：输出允许控制端。为低电平时程序存储器允许指令从数据线引脚输

28、出 。 lVCC：+5V，芯片的工作电压 。 lVPP：编程时，编程电压 （+12V或+25V）输入端。 lGND：数字地。 lNC：无用端。 8.2 外部存储储器的扩扩展方法 49 A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 GND NC A9 A8 A11 A10 O7 O6 O5 O4 O3 CE OE A12 VPPVCC PGM 12 11 10 9 8 6 7 5 4 3 2 1 16 15 14 13 20 19 18 17 24 23 22 21 28 27 26 25 2764A 2764A引脚图图 A0A12 0007 CE OE VPP 地址线线 数

29、据线线 片选线选线 数据输输出选选通线线 编编程电电源 编编程脉冲输输入PGM l2764A是8K8位紫外线擦除电可编程只读存储器，单一+5V供电，最大 工作电流75mA，维持电流35mA，读出时间 最大250ns。 lA12A0：13位地址信号输入线，说明芯片的容量为8K213个单元。 8.2 外部存储储器的扩扩展方法 50 2.程序存储储器的扩扩展方法 1）数据线连线连 接 程序存储器的数据线D7D0与单片机P0.0P0.7直接连接，作为扩展系统的数据总 线，该数据总线为单向数据总线，外部ROM中的指令通过该总线被读入单片机。 2）低8位地址线线的连连接 单片机P0.0P0.7连接到到地址

30、锁存器的8位数据输入线D0D7上，经锁存后8位数 据输出线Q0Q7与程序存储器的低8位地址输入线A0A7相连接。 3）高位地址线线的连连接 程序存储器的高位地址线AX(X=915)A8与单片机的P2口直接连接； 如：27128共有14根地址线A0A13，完成低8位地址线的连接后，剩下的A8 A13的高6位 地址线，直接与P2.0P2.5相连接。 8.2 外部存储储器的扩扩展方法 51 2.程序存储储器的扩扩展方法 4）控制线线的连连接 ALE接锁存器的使能端G，/PSEN连接程序存储器的允许输出端/OE，/EA接地。 5）片选选端/CE的连连接 可利用P2口其余地址线,用来产生程序存储器的片选

31、信号/CE,单片可直接接地。 8.2 外部存储储器的扩扩展方法 52 8.2 外部存储储器的扩扩展方法 图图8-10 单单片机扩扩展一片2764电电路图图 表8-6中叉号代表没有连接的P2.7、P2.6、P2.5位，三者 可以有八种组合即:000、001、010111。 l当三者的组合是000时，该2764的地址范围是0000H1FFFH； l当二者的组合是001时，该2764的地址范围是2000H3FFFH； l当二者的组合是010时，该2764的地址范围是4000H5FFFH； l当二者的组合是111时，该2764的地址范围是E000HFFFFH。 可见如果外扩的ROM没有用完所有的P2口

32、地址时，ROM 地址的范围不固定，一般未用的高位地址常被选择 全部为0 。 53 MCS-51外扩单 片16K字节的EPROM 27128的接口。 补补充实实例1 54 27128A是16K8位紫外线线擦除电电可编编程只读读存储储器，单单一+5V供电电，最大 工作电电流为为100mA，维维持电电流为为40mA，读读出时间时间 最大为为250ns。引脚见见 图图。 A13A0：14位地址信号输输入线线，说说明芯片的容量为为16K214个单单元。 A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 GND A13 A9 A8 A11 A10 O7 O6 O5 O4 O3 CE OE

33、A12 VPPVCC PGM 12 11 10 9 8 6 7 5 4 3 2 1 16 15 14 13 20 19 18 17 24 23 22 21 28 27 26 25 27128A 27128A引脚图图 A0A13 0007 CE OE VPP 地址线线 数据线线 片选线选线 数据输输出选选通线线 编编程电电源 编编程脉冲输输入PGM 补补充实实例1 55 MCS-51外扩单 片32K字节的EPROM 27256的接口。 补补充实实例2 56 二、CPU从外部程序存储储器取指令的时时序（略） 外部程序存储器与内部程序存储器的功能都是用来存放编程人员 编制的程序指令。因此CPU对其的

34、操作只有读出，没有写入，程序 指令的代码传 送的方向是单向的。 当CPU执行外部ROM中的指令时，CPU将自动逐条读取其内的 指令。在读取指令的过程中，单片机的ALE、/PSEN、/EA将控制读 取过程。其中ALE用于低8位地址锁存控制；是片外程序存储器“读 选通”控制信号，它接外扩EPROM的/OE引脚。 8.2 外部存储储器的扩扩展方法 57 P2口用来输出程序指令在ROM中存放单元地址的高8位，P0口分 时用作低8位地址总线 和数据总线 。作低8位地址线时 与P2口联合 形成16位的地址，这个16位地址就是指令在ROM中的存放地址，这 个地址将指引CPU去该存储单 元取指令。 P0口作数

35、据线时 的功能是指：CPU将P2、P0所指示外ROM单元 地址中的指令代码，从P0与EPROM的D0D7的连接线上传送到单 片机内部。 8.2 外部存储储器的扩扩展方法 58 【例8-4】试绘图说试绘图说 明CPU从外部ROM 2080H单单元中读读取 MOV R0，#30H的指令时时序。 解：图8-11是该指令时序图。 该指令编译 后的机器码是78 30，依次占用外部ROM 2080H和2081H单元 。执行该指令时CPU首先从P2口送出2080中的高8位地址20H，并将80H 通过P0口送到74LS373锁存器输出端，ALE是高电平时74LS373处于直通 状态，输出等于输入，在ALE的下

36、降沿PO口送出的数据被锁存在输出端， 这时 PO口数据再变化，74LS373的输出端仍然保持80H这一状态。这样 P2口和P0口共同形成了16位地址2080H。 8.2 外部存储储器的扩扩展方法 59 随后单片机将78H这一指令代码通过P0口与外部ROM的D7D0 的连接线路读入CPU。接着CPU将2081H这一地址再通过P2口和 P0口送出，当作为地址信号的P0口数据被锁存后，CPU会将指令的 第二个字节代码30H通过P0口线读 入到CPU中。 图8-11 单片机外扩程序存储器的时序图 8.2 外部存储储器的扩扩展方法 60 从图8-11可以看出，80C51单片机的一个机器周期包含6个状态

37、S1S6，ALE和在一个机器周期中都是两次有效的。当ALE有效（ 高电平）时，高8位地址（PCH）从P2口输出，低8位地址(PCL) 从 P0口输出。 因此，可以在ALE的下降沿把P0口输出的地址信号锁存起来。然 后利用信号按地址选通外部程序存储器，将相应单 元的数据（指令 代码）送到P0口。CPU在上升沿完成对P0口的数据采样。这样 就 实现 了P0口地址数据的分时操作。 8.2 外部存储储器的扩扩展方法 61 对图8-11有几点值得注意： 1)对应 于ALE下降沿时刻，出现在P0口上的信号必然是低8位地址信 号A7A0。 2)对应 于上升沿时刻，出现在P0口上的信号必然是指令信号。 8.2

38、 外部存储储器的扩扩展方法 62 三、扩扩展多片EPROM程序存储储器 当扩展一片EPROM不能满足要求时，可以采用扩展多片EPROM 的方案。这时 所有芯片的片选端都必须适当连接，需要使用片内寻 址以外的高位地址线,以线选 或译码 方式提供片选信号。 图8-12是采用译码 方式扩展4片2764 EPROM的连接图。 l2764的地址线有13根，低8位地址线连接锁存器的输出端，其余5根地址线接 到P2.0P2.4； l4片EPROM的数据线都直接与P0口连接； l/OE端都与/PSEN连接。 lP2口剩下的2根高位地址线P2.6、P2.5(A14、A13)通过74LS139选通4片2764 的

39、片选信号，接到各片/CE端。 lA15(P2.6)未用，可以取高电平也可以取低电平，一般来说我们习惯于把A15 这样未用的位取”0”。 8.2 外部存储储器的扩扩展方法 63 8.2 外部存储储器的扩扩展方法 64 扩扩展3片，EPROM,/CE由线选线选 产产 生 3个EPROM芯片的地址范围围 为为： EPROM #1 C000H- DFFFH EPROM #2 A000H- BFFFH EPROM #3 6000H-7FFFH 补补充实实例1 65 思考题题：使用2片EPROM 27256的扩扩展电电路 ？ 补补充实实例2 66 本节节内容 8.2.1 程序存储器的扩展 8.2.2 数据

40、存储储器的扩扩展 8.2.3 数据存储器和程序存储器的统一编址 8.2 外部存储储器的扩扩展方法 67 8.2.2 数据存储储器的扩扩展 数据存储器用于存储现场储现场 采集的原始数据、运算结结果等。 51系列单片机内部仅有128B的RAM，对于简单 的应用场合，已 够用；但是对于复杂场 合，需要处理大量数据，这时 必须外扩 RAM，最大可外扩64KB。 在单片机应用系统中，如果外部扩展动态 数据存储器，还需要有 对应 的硬件刷新电路。所以，在单片机外部扩展的数据存储器都不 采用动态 数据存储器，而采用静态态数据存储储器(SRAM)。 8.2 外部存储储器的扩扩展方法 68 8.2 外部存储储器

41、的扩扩展方法 S单片机访问外部RAM时，使用MOVX指令。 1) 低8位地址线寻 址的外部数据区（寻址空间为 256B） 读存储器数据指令：MOVX A，Ri 写存储器数据指令：MOVX R，A 2)16位地址寻址的外部数据区（寻址空间为 64K） 读存储器数据指令：MOVX A，DPTR 写存储器数据指令：MOVX DPTR，A 当CPU执行上述指令时，自动产 生有效的读写控制信号从/RD和 /WR引脚输出。 69 一、外部数据存储储器的扩扩展方法 1.常用于外部RAM扩扩展的芯片及引脚 静态数据存储器常用的是62系列产品，如：6216(2KB)、 6264(8KB)、128(16KB)、6

42、2256(32KB)、62512(64KB)。 同样型号62后面的数字是该芯片的位存储容量。该数值除以8所 得即是该RAM能存放数据的K字节数，因此6264芯片的容量为 8KB(B表示字节单 位)。 8.2 外部存储储器的扩扩展方法 70 8.2 外部存储储器的扩扩展方法 71 芯 片 引 脚 如 右 图 接+5V电电 源 72 如图8-13所示，常用62系列静态存储器芯片各引脚功能如下： lD7D0：双向三态态数据线线。与单片机的P0口直接连接。 lAiA0：地址输输入线线。芯片容量不同,地址线数量不同。i=10(6116)， 12(6264)，13(62128)，14(62256)。 l/

43、CE：片选选信号输输入线线，低电平有效。对6264芯片，当26脚（CS）为 高电平且为/CE为低电平时才选中该片。 l/OE：读选读选 通信号输输入线线，低电平有效。 l/WE：写允许许信号输输入线线，低电平有效。 lVCC：工作电电源，接+5V电压电压 。 lGND：接地。 8.2 外部存储储器的扩扩展方法 73 2.扩扩展数据存储储器的连连接电电路 扩展静态RAM与扩展ROM相似，只是控制信号有所不同。 数据存储器的扩展方法是： 1）数据线连线连 接 数据存储器的数据线D0D7直接连接到单片机P0.0P0.7上，作为扩展系统的数据 总线。与外扩程序存储器是单向总线不同，外扩数据存储器是双向

44、数据总线。 2）低8位地址线线的连连接 单片机P0.0P0.7连接到到地址锁存器的8位数据输入线D0D7上，经锁存后8位数 据输出线Q0Q7与数据存储器的低8位地址输入线A0A7相连接。 8.2 外部存储储器的扩扩展方法 74 2.扩扩展数据存储储器的连连接电电路 3）高位地址线线的连连接 根据外部存储器的容量，数据存储器的高位地址线AX(X=915)A8与单片机的P2口 直接连接； 4）控制线线的连连接 8051的ALE接锁存器的使能端G； /RD接RAM的读选通信号输入端/OE； /WR（P3.6）接RAM的写选通信号输入端/WE。(单片机可以通过执行MOVX写出指令 使得引脚/WR低电平

45、时，此时单片机会将数据从P0口送出) 5）片选选端/CE的连连接 可利用P2口其余地址线,用来产生数据存储器的片选信号/CE,单片可直接接地。 8.2 外部存储储器的扩扩展方法 75 数据存储储器的扩扩展方法： 1）地址线和数据线的连接：与扩展程序存储器的连接方法相同。 2）控制线的连接 ALE：与地址锁存器的G相连接； /CE：为片选信号输入端，低电平有效； /RD（P3.7）：读控制信号，与外部RAM芯片的/OE连接； /WR（P3.6）：写控制信号，与外部RAM芯片的/WE连接。 RAM芯片：读写控制引脚，记为 /OE和/WE ，与MCS-51的/RD和/WR相 连。 EPROM芯片：只

46、能读出，故只有读出引脚，记为 /OE，该引脚与MCS- 51的/PSEN相连。 76 图8-14为6264与单片机的连接图。 8.2 外部存储储器的扩扩展方法 77 8.2 外部存储储器的扩扩展方法 表8-8 扩展一片6264的地址值 78 二、操作片外数据存储储器所用指令的时时序（略） 1.对对外部RAM的操作指令 可以完成80C51系列单片机与外部RAM进行数据交换的指令如 下： MOVX A， Ri ；从外RAM读输入单片机 MOVX Ri，A ；从单片机写出到外RAM MOVX A，DPTR ；从外RAM读输入单片机 MOVX DPTR,A ；从单片机写出到外RAM 这4条指令（实际上

47、为6条，因为i=0，1）全为寄存器间接 寻址操作，且全为累加器A与外部接口打交道。以上指令集统 称为“MOVX”类指令。前2条指令采用R0或R1间址。 8.2 外部存储储器的扩扩展方法 79 2.执执行与外部数据存储储器进进行数据交换换指令的时时序 只有执行MOVX类指令才能够对 外部数据存储器进行数据交换。 当执行这些指令时CPU首先将MOVX指令从内部ROM或外部R0M中 取出。如果MOVX指令存放在内部ROM中，其采用内部总线 完成指 令操作，与P2、P0、ALE、/PSEN等引脚无关。我们这 里讨论 当 MOVX类指令存放在外部ROM中时，P2、P0、ALE、/PSEN、/WR 、/R

48、D的时序关系。 8.2 外部存储储器的扩扩展方法 80 当MOVX类指令存放在外部ROM中时，第一个机器周期CPU首先 执行将指令从外部ROM取出的操作，其操作时序与例【例8-4】基本 相同：在读取指令的过程中单片机的ALE、/PSEN将控制读取过程 ，其中ALE用于低8位地址锁存控制，且ALE在读取MOVX指令时仍 然保持一个机器周期中有两次高电平有效，/PSEN为低电平时， MOVX指令对应 的机器码从P0口进入单片机内部。将指令代码取入 单片机内部后，CPU将DPTR值的高8位DPH送到P2口，将DPTR的 低8位送到单片机的P0口，从而确定与单片机进行数据交换的外部 数据存储器的单元地

49、址，PO口信号被ALE信号的下降沿锁存。 如果执行的是读入指令，CPU会使得/RD信号成为低电平，在此 期间外部RAM单元中的数据被送到PO口线，单片机将其自动读 入 到累加器A中。如果执行的是写出指令，则CPU将令/WR信号有效， 数据从累加器A输出到P0口从而送入外部RAM的DPTR指出的单元 中。 8.2 外部存储储器的扩扩展方法 81 【8-5】试绘试绘 制执执行MOVX A，DPTR 的指令时时序。设这设这 条 指令存放在外部ROM 2080H单单元，该该代码对应码对应 的二进进制机器 码为码为 EOH，且（DPTR）3658H，（3658H）=28H。 解：指令的时序关系如图8-15所示。 图8-15 执行读入指令MOVX A，DPTR的时序 8.2 外部存储储器的扩扩展方法 82 【例8-6】试绘试绘 制执执行MOVX DPTR，A的指令时时序，设这设这 条指令存放在外