数字电路与数字逻辑复习课.ppt

上传人:本田雅阁 文档编号:3183119 上传时间:2019-07-22 格式:PPT 页数:45 大小:2.04MB
返回 下载 相关 举报
数字电路与数字逻辑复习课.ppt_第1页
第1页 / 共45页
数字电路与数字逻辑复习课.ppt_第2页
第2页 / 共45页
数字电路与数字逻辑复习课.ppt_第3页
第3页 / 共45页
数字电路与数字逻辑复习课.ppt_第4页
第4页 / 共45页
数字电路与数字逻辑复习课.ppt_第5页
第5页 / 共45页
点击查看更多>>
资源描述

《数字电路与数字逻辑复习课.ppt》由会员分享,可在线阅读,更多相关《数字电路与数字逻辑复习课.ppt(45页珍藏版)》请在三一文库上搜索。

1、数字电路与数字逻辑 复习课,数电复习课,例5 用公式法化简逻辑函数,解,试用卡诺图法将下列具有约束条件的逻辑函数化为最简与或式:,F(A,B,C)=m(1,3,4)+d(5,6,7),数电复习课,一、门电路的逻辑功能,按逻辑功能分:与、或、非、与非、或非、与或非、异或、同或。,要重视异或门和同或门的的逻辑功能(逻辑符号、表达式、应用),传输门:既可以传输数字信号,也可以传输模拟信号。,数电复习课,例2分析下图所示电路的逻辑功能。列出真值表,写出电路输出函数S的逻辑表达式。,数电复习课,关键是熟练掌握用以构成CMOS门电路的两种基本单元电路,即CMOS反相器和CMOS传输门为基础扩展而来。,一般

2、规律是:将多个CMOS反相器的工作管(TN)串联,负载管(TP)并联,可得到CMOS与非门;反之,将多个CMOS反相器的工作管(TN)并联,负载管(TP)串联,可得到CMOS或非门。,为了避免经过多次串、并后带来的电平平移和其它输出特性的影响,常在各种CMOS电路中引入反相器作为每个输入端和输出端的缓冲器。,数电复习课,二、TTL门电路和CMOS门电路的电气特性(外特性),正确理解极限值的含义。VOHmin、VOLmax、VIHmin、VILmax,例2 某集成电路芯片,查手册知其最大输出低电平VOLmax=0.5V,最大输入低电平VILmax=0.8V,最小输出高电平VOHmin=2.6V,

3、最小输入高电平VIHmin=2.0V,则其低电平噪声容限VNL= 。,(1) 0.4V (2) 0.6V (3) 0.3V (4) 1.2V,VNL=VILmaxVOLmax,VNH=VOHminVIHmin,1电压传输特性,数电复习课,2输入输出特性,TTL门电路的输入特性:接低电平时,电流流出;接高电平时,电流流入。,CMOS门电路的输入特性:无论接低电平还是接高电平时,都无电流输入,阻抗相当于无穷大。,CMOS门电路和TTL门电路输入端接电阻时的分析。,CMOS门电路和TTL门电路的多余输入端的正确处理。,数电复习课,例二输入TTL与非门接成如图所示电路。已知与非门的VOH=3.6V,V

4、OL=0.3V,IOH=0.4mA,IOL=8.0 mA,RC=1k,EC=+10V,=40。若要实现L=AB试确定电阻RB的取值范围。,数电复习课,三、门电路的3种不同输出结构,1推拉式输出,2OC(OD)输出,3三态输出,例 写出下列逻辑电路的函数表达式。,数电复习课,一、组合逻辑电路的分析,例1 已知逻辑电路如图所示,试分析其逻辑功能。,逻辑图表达式真值表功能,数电复习课,例2 已知用8选1数据选择器74LS151构成的逻辑电路如下图所示,请写出输出L的逻辑函数表达式,并将它化成最简“与或”表达式。,数电复习课,二、组合逻辑电路的设计,组合逻辑电路的设计应掌握两种方法:用门电路设计组合逻

5、辑电路;用MSI设计组合逻辑电路。,例用二个4选1数据选择器实现函数L,允许使用反相器。,数电复习课,数电复习课,例 某一组合电路如图所示,输入变量(A,B,D)取值为(0,1,0)为不可能发生输入组合。分析它的竞争冒险现象,如存在,则用最简单的电路改动来消除之。,三、组合逻辑电路的竞争冒险,竞争冒险的判断、排除,数电复习课,数电复习课,数电复习课,一、基本RS触发器的逻辑功能,二、触发器5种不同功能的触发器(触发器功能的互相转换),三、触发器的触发方式(画波形图),例5 试画出下图所示时序电路在一系列CP信号作用下,Q1、Q2、Q3的输出电压波形。设触发器的初始状态为Q=0。,数电复习课,数

6、电复习课,例 由维持阻塞D触发器和边沿JK触发器的电路如图(a)所示,各输入端波形如图(b),当各个触发器的初态为“0”时,试画出Q1和Q2端的波形,并说明此电路的功能。,一个单发脉冲发生器,A可以为随机信号,每一个A信号的下降沿后;Q2端输出一个脉宽周期的脉冲。,数电复习课,一、同步时序逻辑电路的分析,例1 试分析以下同步时序逻辑电路,并写出分析过程。,驱动方程状态方程状态真值表状态转换图 自启动校验功能。,数电复习课,二、同步时序逻辑电路的设计,例 试用两只JK触发器和最少量的接线设计一个能产生如图所示波形的时序逻辑电路,要求写出完整的设计过程。,状态转换图状态真值表状态方程驱动方程 自启

7、动校验逻辑图。,数电复习课,三、计数器,1、模2n异步加减计数器构成规律,2、模2n同步加减计数器构成规律,3、M进制(任意进制)计数器的设计(用触发器设计、用MSI计数器设计),数电复习课,四、寄存器,1、并行寄存器和移位寄存器,例、下列所示电路的功能为 。,A并行寄存器 B移位寄存器 C计数器 D随机存储器,数电复习课,采用二片如图所示的74LS194双向移位寄存器、一个1位全加器和一个D型触发器设计二个4位二进制数A=A3A2A1A0、B=B3B2B1B0的加法电路。要求画出电路,说明所设计电路的工作过程以及最后输出结果在何处。,数电复习课,数电复习课,数电复习课,采用一片74LS194

8、双向移位寄存器和4选1数据选择器设计一个4色彩灯控制电路。彩灯在时钟信号作用下按表规定的顺序循环转换状态。表中的1表示灯亮,0表示灯灭。要求画出电路图。,数电复习课,施密特触发器:波形变换,单稳态触发器:定时、整形,多谐振荡器:产生方波,脉冲产生与整形的3种电路,数电复习课,1.由门电路构成的单稳态触发器,数电复习课,2.由门电路构成的施密特触发器,数电复习课,3.由施密特触发器构成的多谐振荡器,数电复习课,4.由555定时器构成的多谐振荡器,数电复习课,5.由555定时器构成的单稳态触发器,数电复习课,6.由555定时器构成的施密特触发器,数电复习课,例.四个电路输入vI、输出vO的波形如图

9、所示,试写出分别实现下列功能的最简电路类型(不必画出电路)。,(a) ;(b) ;,(c) ;(d) 。,数电复习课,例 N位权电阻D/A转换器如图所示。,(1)试推导输出电压vO与输入数字量的关系式;,(2)如n=8,VREF=-10V时,如输入数码为20H,试求输出电压值。,数电复习课,例10位倒T型电阻网络D/A转换器如图所示,当Rf=R时,,(1)求输出电压的取值范围;,(2)若要求输入数字量为200H时输出电压vO=5V,试问VREF应取何值?,开关S1合到vI一侧,开关S1接到VREF一侧,T1为常数,T2与vI成正比,固定时间积分,到时结束,固定斜率积分,过零 结束,第一步:将电

10、压转化为时间T,使T与输入电压成正比,数电复习课,双积分型A / D转换器原理图,数电复习课,数电复习课,思考:若被测电压vI(max)2.047V,要求分辨率1mV,则异步二进制计数器的计数总容量N应大于多少?,需要多少位的二进制计数器:n=11,思考:若时钟频率fcp=200kHz,则采样保持时间为多少?,例: 逐次逼近型AD 转换器如图所示。当vI1.4V时,问: (1)输出的二进制数D4D3D2D1D0? (2)转换误差为多少? (3)如何提高转换精度?,数电复习课,解:,1.量化单位为:,转换结果Dn=(01000)2,2.转换误差为:,1.480.15625=1.41.25=0.15,3.减少误差的方法(1)增加位数;,(2)在D/A输出加一个负向偏移电压1/2 。,数电复习课,数电复习课,数电复习课,思考:比较器的同相端和反相端互换,结果会有什么变化?,思考:VREF=5V改为DAC最大输出电压=5V,结果会有什么变化?,数电复习课,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1