《数电00002.ppt》由会员分享，可在线阅读，更多相关《数电00002.ppt（33页珍藏版）》请在三一文库上搜索。
1、双极型,TTL (Transistor-Transistor Logic Integrated Circuit),DTL（ Diode-Transistor Logic ） ECL（Emitter Coupled Logic发射极耦合逻辑） I2L（Integrated Injection Logic集成注入逻辑）,NMOS,CMOS,PMOS,MOS型（Metal-Oxide-Semiconduct）,2.2 集成逻辑门,一、 TTL集成逻辑门电路,1、 基本的BJT反相器,BJT开关速度受限制的主要原因： BJT基区内存储电荷的影响电荷的存入、消散要时间 负载电容CL充放电要时间 导致,基
2、本的BJT反相器开关速度不高,2、 TTL反相器基本电路,（1）工作原理, vI=3.6V，即输入为高电平时,VB1= VBC1 + VBE2+ VBE3 =(0.7+0.7+0.7)V=2.1V， T1的e结反偏，c结正偏，处于倒置工作状态 输出VC3 =0.2V,VC2= VCES2 + VB3 =(0.2+0.7)V=0.9V，则VB4= VC2 =0.9V,作用于T4的e结和二极管的串联支路的电压为 VC2 -VO =(0.9 - 0.2)V=0.7V，则T4及D均截止,输入为高电平，输出为低电平 。, vI=0.2V，即输入为低电平时,VB1= (0.2+0.7)V=0.9V， T1
3、的e结导通。,此时， VB1 同时作用于T1 的c结、T2和T3的e结支路上，T2，T3显然截止，则,Vcc通过Rc2 向T4提供基极电流T4及D导通，则,vo Vcc - VBE4- VD =(5-0.7-0.7)=3.6V,输入为低电平，输出为高电平 。,（2） TTL反相器传输特性,AB段：vI很低，稳态时输出高；,BC段：vI值大于点B，T1的C极供给T2基极电流，但T1仍保持为饱和态，其e、c结均正偏；T2对vI的增量作线性放大：,CD段：的值继续增大并超越C点，使T3饱和，输出电压迅速下降到vO 0.2V，,DE段： vI (D)的值从点D再继续增加时，T1进入倒置放大状态，保持v
4、O 0.2V。,3、 TTL与非门,多发射极三极管在功能上相当于三个三极管的并联运用。,采用多发射极管提高工作速度,工作原理 （1）当输入端全接高电平(3.6v)时,T1倒置工作，T2饱和，T4截止，T3饱和。,（2）当输入有低电平(0.3v)时,T1深度饱和，T2、T3截止，T4微饱和。,输入有低，输出为高。,输入全高，输出为低。,1、TTL门电路芯片（四2输入与非门，型号74LS00 ),地GND,外形,电源VCC（+5V）,二、 TTL门电路芯片简介,2、常用TTL逻辑门电路,二、 TTL门电路芯片简介,理想的传输特性,1、传输特性,三、 TTL门电路的主要技术参数,2、关门电平和开门电
5、平 关门电平VOFF在保证输出为额定高电平的90%的条件下，允许的最大输入低电平值。 开门电平VON在保证输出为额定低电平时，允许的最小输入低电平值。,3、转折电平VT阈值电压（1.4v）,4、输入信号噪声容限 在保证输出为额定高电平的90%的条件下，允许叠加在输入低电平上的噪声电压低电平噪声容限VNL=VOFFVIL。 在保证输出为低电平的条件下，允许叠加在输入高电平上的噪声电压高电平噪声容限VNH=VIHVON。,VNH,5、传输延迟时间-表征开关速度的参数。P36,6、功耗：,7、延时-功耗积：DP=tpdPD,四、 TTL与非门带负载的能力,1. 前后级之间电流的联系,分两种情况讨论：
6、 （1）前级输出为低电平时 （2）前级输出为高电平时,2、灌电流负载负载电流从外电路流入与非门,TTL与非门的灌电流负载能力将受到T5的饱和程度的限制。T5的饱和程度越深（IB5越大），允许的负载电流就越大。,3、拉电流负载负载电流从与非门流向外电路,若拉电流IL太大，R4的压降增加，使VC3下降，迫使T3进入饱和状态，3变小T3、T4组成的复合管使与非门的输出电阻增大，输出高电平下降。,4、扇出系数：以同一型号的与非门作为负载时，一个与非门能够驱动同类与非门的最大数目。,五、 TTL与非门的输入特性,1、输入特性曲线,在VI=0时，按上试估算 II=IB1=(ECVBE1VI)/R1=-(5
7、0.7)/R1=1.4mA输入短路电流 在VI0.6v 时，T2开始导通，但T2的C结电阻较大，取电流很小 IIIB1 在VI1.3v，T5开始导通，VB1被箝在2.1v左右，只要VI再增加一点，则T1进入倒置工作状态，II急剧减小，并改变方向。由于VI继续升高，ce间的等效电阻总不可能做到无穷大，所以II还会有极微小的增加。,在VIVT时II为负； 在VI0.6v时 II可估算为 II=IB1=(ECVBE1VI)/R1,输入漏电流：VI=VH时的输入电流，用IIH表示。,2、输入负载特性VI与输入端对地外接电阻Ri的关系曲线,1.4,关门电阻ROFF：在保证与非门关闭，输出为额定高电平90
8、%的条件下，所允许的Ri的最大值。 开门电阻RON：在保证与非门开启，输出为额定低电平的条件下，所允许的Ri的最小值。 典型值：ROFF=0.7k RON=2k,在一定范围内VI随Ri的增大而升高，当VI升高到1.4v时，VB1上升到2.1v，使T5饱和导通，VB1将保持2.1v不变，1.4v为VI的极限值。,3、多余输入端的处理方式 将多余的输入端接到电源的正端； 优点：不增加信号的驱动电流。 将多余的输入端与有用的（即接有输入信号）输入端并联使用； 优点：可以提高电路的可靠性。 缺点：信号所要提供的驱动电流大一些。 通过大电阻接地；,1.4,六、 其它类型的TTL门电路,1、集电极开路的与
9、非门（OC门）,（1）问题的提出,标准TTL与非门进行与运算:,能否“线与”？,（Open Collector),TTL与非门的输出电阻很低。这时，直接线与会使电流 i 剧烈增加。,i,功耗,T4热击穿,UOL ,与非门2：,不允许直接“线与”,与非门1 截止,与非门2 导通,UOH,UOL,与非门1：,问题：TTL与非门能否直接线与？,输入全1时，输出=0； 输入任0时，输出悬空,应用时输出端要接一上拉负载电阻 RL 。,（2）电路与符号,符号,OC门可以实现“线与”功能。,分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。,F=F1F2F3,（3） OC门的应
10、用,实现电平转移。,用作驱动器。,（4）负载电阻RL和电源 VCC可以根据情况选择。,E 控制端（使能端）,（1）结构,2、三态门（TSL门）,（2）工作原理 当E=0时,E 控制端（使能端）,（2）工作原理 当E=0时,当E=1时,输出为高阻状态,功能表,功能表,（3）符号及功能表,三态门主要作为TTL电路与总线间的接口电路。,工作时，E1、E2、E3分时接入高电平。,（4）用途,3、CMOS逻辑门电路,结型场效应管JFET,绝缘栅型场效应管MOS,场效应管有两种:,MOS电路的特点：,优点,1. 工艺简单，集成度高。,缺点：工作速度比TTL低 。,2. 是电压控制元件，静态功耗小。,3.
11、允许电源电压范围宽（318V）。,4. 扇出系数大，抗噪声容限大。,MOS反相器,ui=“1”,ui=“0”,T2（负载管）,T1 (驱动管）,UGS= UDS UT 导通,有源 负载,(非线性电阻),用T2代替电阻的优点 T1导通时，T2截止，从而ID=0，使输出低电平更低。 T1截止时，T2导通，从而RON2较小，CL充电更快。,CMOS电路,工作原理：,ui=0时： ugs2=UCC ， T2导通、T1截止，uo=“”； ui=1时： T1导通、T2截止，uo=“0”。,Complementary -Symmetry MOS 互补对称式MOS,T1 : ON T2: OFF,OFF ON
12、,电路特点 （1）电路利用率高。VOL0v，VOH VCC，输出电压几乎等于外加电源值，可以充分利用电源电压。 （2）静态功耗小。电路处于稳态时，TN，TP总是一个导通，另一个截止，静态电流近似为零，所以静态功耗小。 （3）开关速度高。无论输出高电平，还是低电平，负载都是通过导通管与VCC或地相连，负载电容充放电较快，提高了开关速度。 当VI由低变高时，T1为导通状态，为CL放电提供了一个低阻通道。 当VI由高变低时，T2为导通状态，为CL充电提供了一个低阻通道。,结构:,CMOS传输门,符号:,工作原理:,设被传输的模拟信号的变化范围为5v+5v。设控制信号：高电平VCH=+5v，低电平VCL=5v，两管的VT均为2v。,（1）当C端接低电平时，TN的栅压为5v，VI在5v+5v时，TN截止，同时TP亦截止开关断开。 （2）当C端接高电平时：,若5vVI3v VGSN8vVTN TN导通 VGSP2vVTP TP截止 3vVI+3v VGSN2vVTN TN导通 VGSP2vVTP TP导通 +3vVI+5v VGSN2vVTN TN截止 VGSP8vVTP TP导通,即：在5vVI+5v的范围内，或者TN、TP单独导通，或者它们同时导通，传输门被打开，VI顺利通过传输门开关闭合。,