四章存储器和存储系统.ppt

《四章存储器和存储系统.ppt》由会员分享，可在线阅读，更多相关《四章存储器和存储系统.ppt（73页珍藏版）》请在三一文库上搜索。

1、第四章 存储器和存储系统,分层的存储系统,基本概念 存储容量 存储器可以容纳的二进制信息量 存储器包含的存储单元的总数 存储容量 = 存储单元（字节） 存储器所能记忆的全部二进制信息量 例如：某存储器有4096字节的存储单元 则存储器的存储容量为 4KB = 32KBit,存储系统的分层结构,CPU内部,主机内部,外部设备,价格,高,低,容量,小,大,Cache,CPU,RAM,ROM,外存,主存,带 Cache 的结构层次,存储系统中的主存 按存储介质分类 半导体存储器 体积小、功耗低、存取时间短、信息容易丢失 磁表面存储器 信息不易丢失 磁芯存储器 体积庞大、工艺复杂、功耗大 光盘存储器

2、记录密度高、耐用性好、可靠性高、可互换性强,按存取方式分类 只读存储器（ROM） 掩膜ROM、PROM、EPROM、EEPROM、FLASH memory 随机存取存储器（RAM） SRAM、DRAM 串行访问存储器 磁带存储器,图 主存的基本组成,主存的工作过程 主存的技术指标 存储容量 主存中能存放二进制代码的总数 存储容量 = 存储单元数 * 字长 存储速度 存取时间：又叫存储器的访问时间，是指启动一次存储器操作（读或写）到完成该操作所需要的全部时间 存取周期：存储器进行连续两次独立的存储器操作所需要的最小时间间隔 MOS的存取周期100ns，TTL的存取周期10ns,存储器的带宽 每秒

3、从存储器中进出信息的最大数量。单位为字节/秒或字/秒 例如：存取周期为500ns，则1秒周内能进行1/（ 500 * 10-9 ）= 200万次操作，假设每个存储周期能够 访问16位的二进制数，则它的带宽为 200万 * 2 * 8 = 200万 * 2 字节/秒 = 4M字节/秒,提高存储器的带宽： 缩短存取周期、增加存储字长、增加存储体,几种半导体存储器,地址线 编号方式：A0，A1，An 存储器芯片引脚的数目决定的存储器的容量。 一个存储器芯片引脚的数目为10 则地址范围为00 0000 0000 11 1111 1111 存储容量为 210 = 1024 个存储单元，即 1KB。 假设

4、CPU有16位的地址总线，那么它可以访问的存储空 间范围为 0000H FFFFH，即 216 = 64KB 8086，8088地址总线为20位，可以访问的存储空间的范 围为：00000H FFFFFH，即 220 = 1MB,80286地址总线为24位，可访问的存储空间为16M 80386，80486和Pentium地址总线为32位，可访 问的存储空间为4G Pentium Pro 和 Pentium II 的地址总线为36位， 可访问的存储空间为64G 16位二进制数表示的地址： 0000, 0001, 0002, 000E, 000F 0000, 0001, 0002, 000E, 00

5、0F FFE0, FFE1, FFE2, FFEE, FFEF FFF0, FFF1, FFF2, . FFFE, FFFF,数据线 表示方式：D0，D1，Dm 存储器的容量通常为字节 *也可以用字（16位）、4位或1位来进行表示 1K*8 表示有1K的存储容量，每个存储单元输出8位数据 16K * 1 表示有16K的存储容量，每个存储单元输出1位 的数据 芯片选择线（片选线） 存储器芯片上有一个或一个以上允许存储器芯片工作的控制线,表示方式：片选（CS），片允许（CE）， 或简写为 S 读写控制线 存储器芯片上传输读、写控制信号，ROM只有读信号，RAM上有一到两个读写控制信号 表示方式 R

6、OM 允许输出信号 OE 或简称 G RAM 读信号 WE 或简称 W 写信号 OE 或简称 G,只读存储器 掩膜ROM,PROM,存0，则烧断熔丝；存1，熔丝不断。 只能实现一次编程,EPROM 改写方式 紫外线照射 电气的方法（EEPROM） FLASH memory,P 基片,N+,N+,S,D,G,SiO2,静态RAM（SRAM）,VCC,T1,T3,T2,T4,T5,T6,A,A,位线B,位线B,地址选择,动态RAM,利用存储器芯片构造存储系统,利用与非门实现译码 例：假设某微处理器有20根地址线 A0，A1，A2，A19 8根数据线D0，D1，D2，D7 20根地址线：CPU可以访

7、问1M个存储单元 8根数据线：CPU和存储器之间每次传送的数 据为8位 存储器使用 2K * 8 EPROM：11根地址线，8 根数据线,2K*8 EPROM,2K * 8 EPROM被译为地址 FF000HFF7FFH,利用译码器实现译码,74LS138译码器,例：假设微处理器系统中从0E0000H开始的64K存储区 无存储器，已知某一类RAM是8K*8的存储芯片， 如何进行扩充？,Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7,存储器的扩展,存储器的位扩展 位扩展是指增加存储器的字长，如1K*4的存 储器，可组成1K*8的存储器,2114,2114,存储器的字扩展 字扩展是指增加存储器的字

8、的数量，如2片 1K*8的存储器，可组成2K*8的存储器， 即存储器的容量增加了一倍,1K * 8 A,1K * 8 B,存储器的字、位扩展 字、位扩展是指既增加存储器的字的数量又增 加字长，如4片1K*4的存储器，可 组成2K*8的存储器，即存储器的 容量、字长都增加了一倍。,1K * 4,1K * 4,1K * 4,1K * 4,例：假设 8086 系统中从 0E0000H 开始的 64K 存储区无 存储器，2764EPROM 是 8k*8 的只读存储器，如何 对其进行扩充？,第二步：根据地址范围的容量及该范围在计算机中的应用，选 择存储芯片 要扩充64K的存储容量，给定了只读存储器276

9、4EPROM， 共需要 8 片 2764EPROM 进行扩充。,第四步：片选信号的形成,A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1,Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7,A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0

10、0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1,针对译码器的Y0输出，这时CBA=000，即 A15=0， A14=0， A13=0 地址范围： 1110 0000 0000 0000 0000 = E0000H 1110 0001 1111 1111 1111 = E1FFFH,针对译码器的Y1输出，这时CBA=001，即 A15=0， A14=0， A13=1 地址范围： 1110 0010 0000 0000 0000 = E2000H 1110 0011 1111 1111 1111 = E3FFF

11、H,例：假设 CPU 有16根地址线，8根数据线，并用 MREQ作 为访存控制信号（低电平有效），用 WR 做读/写控制信号（高电平为读，低电平为写），现有下列存储芯片：1K*4位RAM，4K*8位RAM，8K*8位RAM，2K*8位ROM，4K*8位ROM，8K*8位ROM及74LS138译码器和各种门电路，画出CPU与存储器的连接图，要求： 1. 主存地址空间分配 6000H 67FFH 为系统程序区 6800H 6BFFH 为用户程序区 2. 合理选用上述存储芯片，说明各选几片？ 3. 详细画出存储器芯片的片选逻辑图。,解：第一步：将地址范围写成二进制代码，并确定其总容量 A15 A14

12、 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1,系统程序区2K*8,用户程序区1K*8,第二步：根据地址范围的容量及该范围在计算机中的应用，选 择存储芯片 由 6000H 67FFH 为系统程序区，为2K*8位，应选择一 片 2K*8 位 ROM 由 6800H 6BFFH 为用户程序区，为1K*

13、8位，应选择两 片 1K*4 位 RAM,第三步：分配 CPU 的地址线 将 CPU 的低11位地址线A10 A0与2K*8位的ROM地址线相 连，将 CPU 的低10位地址线A9 A0与1K*4位的RAM地址 线相连，剩下的高位地址与访存控制信号共同产生存储芯 片的片选信号。,第四步：由题给出的74LS138译码器的输入逻辑关系可知，必须保 证G1为高电平，G2A、G2B为低电平才能使译码器工作。 A15为低，连接到G2A上，A14为高，连接到G1上，MREQ 为低，连接到G2B上 。保证了三个控制端的要求 A13、A12、A11连接到C、B、A上。输出Y4有效时，选中 一片ROM；Y5有效

14、时，同时A10有效为低电平，选中两片 RAM。读出时低电平有效，RAM的读/写控制端与CPU的 命令端WR相连 * ROM 的数据线是单向的,2K * 8,1K * 4,1K * 4,MREQ,D7 D6 D5 D4 D3 D2 D1 D0 WR,A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,C B A,A13 A12 A11,G1 G2A G2B,A15 A14,Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0,提高访问存储器速度的方法,多存储体方式 单体多字系统,前提：指令和数据在主存中必须是连续存放的，一旦遇到转 移指令或者操作数不能连续存放，这种方法的效果就不明显,

15、多体并行存储系统（地址码被分为体号、体内地址两部分） 高位交叉编址 有利于存储器的扩充,000000 000001 000010 000011 000100 000101 000110 000111 001000 001001 001010 001011 001100 001101 001110 001111,010000 010001 010010 010011 010100 010101 010110 010111 011000 011001 011010 011011 011100 011101 011110 011111,100000 100001 100010 100011 1001

16、00 100101 100110 100111 101000 101001 101010 101011 101100 101101 101110 101111,110000 110001 110010 110011 110100 110101 110110 110111 111000 111001 111010 111011 111100 111101 111110 111111,M0,M1,M2,M3,低位交叉编址 有利于解决访存冲突,000000 000100 001000 001100 010000 010100 011000 011100 100000 100100 101000 10

17、1100 110000 110100 111000 111100,M0,M1,M2,M3,000001 000101 001001 001101 010001 010101 011001 011101 100001 100101 101001 101101 110001 110101 111001 111101,000010 000110 001010 001110 010010 010110 011010 011110 100010 100110 101010 101110 110010 110110 111010 111110,000011 000111 001011 001111 010

18、011 010111 011011 011111 100011 100111 101011 101111 110011 110111 111011 111111,高速缓冲存储器 - Cache 问题的提出 避免CPU与I/O争抢访存 I/O设备向主存请求的级别高于CPU访存 解决CPU与主存之间速度不匹配的问题 CPU的速度每年增长60% RAM速度每年改进 7% 程序访问的局部性原理使CPU与Cache交换信息成为可能,Cache的工作原理,影响Cache命中率的因素 块长 一般块长取4至8个可编址单位（字或字节） IBM370/168的主存是4体交叉，每个体宽为64 位（8个字节），Cac

19、he的块长为32个字节。 容量 Cache的容量是成本与命中率的折衷 80386主存的最大容量为4GB，Cache的容量为 16KB或32KB，命中率可达95%以上,替换算法 先进先出（FIFO） 优点：实现容易、开销小 缺点：可能把一些常用的程序，如子程序、循环程序块，作为最早进入Cache块，替换出去 近期最少使用法（LRU） 优点：命中率高 缺点：开销大,Cache的读/写操作 读操作,写操作 写直达法：数据写入Cache的同时，也写入主存的相应的块。 能始终保证Cache中的内容和主存中的内容一致。 写回法：数据每次只是暂时写入Cache中，并用标志将该块加以注明，当该块从Cache中

20、替换出去时，才写入主存中。 该方法速度快，但因主存中的字块未经随时修改，可能失效。 信息只写入主存，同时将相应的Cache块有效位置“0”，表明此块已失效，需要时从主存中调入。还有一种情况，被修改的单元不在Cache内，这时，写操作只对主存进行。,Cache的改进 单一缓存和两级缓存 统一缓存和分开缓存 统一缓存：指令和数据都存放在同一缓存内的Cache 分开缓存：指令和数据分别存放在两个缓存中。,外部存储器,主要技术指标 存储密度：单位长度内存储的二进制信息 道密度：磁盘沿半径方向，单位长度的磁道数 位密度：单位长度磁道能纪录的二进制信息的位数,存储容量 外存储器所能存储的二进制信息的总数量

21、。一般以位或字节为单位。 磁盘存储器容量 盘面数：可以存储数据的盘面个数 扇区：每个磁道分为若干个区域，每个扇区存放512个字节数据 磁盘存储器容量 = 盘面数*每个盘面的磁道数*扇区数*每个扇区存储字节数 格式化容量和非格式化容量 非格式化容量：磁盘表面可以利用的磁化单元总数 格式化容量：磁盘按某种特定的存储格式所能存储数据的总量,平均存取时间 平均找道时间+平均等待时间+控制指令运行时间 数据传输率 单位时间内磁表面存储器向主机传送数据的位数 或字节数 数据传输率 = 记录密度 * 记录介质的运行速度 误码率 是衡量磁表面存储器出错概率的参数 误码率 = 出错信息的位数 / 读出的总信息位

22、数,磁记录原理和记录方式 磁记录原理,记录方式 归零制（RZ） 记录1时通正向脉冲电流，记录0时通负向脉冲电流 两位信息之间的驱动电流归零 记录密度不高，目前很少使用 不归零制（NRZ） 磁头线圈始终有电流 当连续记录 1 或者 0 时，写电流方向不变，只有当两个相邻的代码不同时，写电流才改变方向。 见1就翻的不归零制（NRZ1） 磁头线圈始终有电流 记录 0 时电流不改变方向，记录 1 时电流改变方向,调相制（PM） 记录0时，电流由负编正，记录1时，电流由正变负 每两个相同信息的交界处，电流方向变化一次；相邻信息不同时，电流方向不变 应用于磁带存储器中 调频制（FM） 以驱动电流变化的频率

23、不同来区别记录1或者0 记录0时，在一位信息的记录时间内电流保持不变；记录1时，在一位信息记录时间的中间时刻，电流改变一次方向。相邻信息的交界处，线圈电流均变化一次。 广泛应用于硬磁盘和软磁盘中 改进调频制（MFM）,记录0时，在记录时间内电流不变，在记录1时在记录时间的中间时刻电流发生一次变化。（与调频制相同） 只有当连续记录两个或两个以上的0时，才在每位的起始处电流改变一次。 写入同样的数据序列时，MFM比FM磁翻转次数少，在相同长度的磁层上可记录的信息量将会增加，从而提高了磁记录密度。 倍密度软磁盘采用MFM的记录方式,评价记录方式的主要指标 编码效率 位密度与磁化翻转密度的比值，可以用

24、记录一位信息的最大磁化翻转次数来表示 FM、PM记录方式中，记录一位信息的最大磁化翻转次数为2，因此编码效率为50%。 MFM、NRZ、NRZ1中，编码效率为100% 自同步能力 从单个磁道读出的脉冲序列中所提取同步时钟脉冲的难易程度。 NRZ1采用外同步 FM、MFM是具有自同步能力的记录方式,软磁盘存储器 概述 软盘存储器的盘片使用类似塑料薄膜唱片的柔性材料制成的，简称软盘 软盘特点 转速低、存取速度低 活动磁头、可换盘片结构 软盘的磁头直接接触盘片进行读写 价格便宜、保存方便、使用灵活 第一台软盘机是IBM公司1972年研制成功的IBM3740数据录入系统，采用的是8英寸单密度软盘，容量

25、为256K。,软磁盘片,记录格式,软盘驱动器和控制器 软磁盘存储器由软盘驱动器（驱动结构、磁头、定位机构、读写电路）、软盘控制器（解释来自主机的命令并向软盘驱动器发出各种控制信号，同时还要检测驱动器的状态，发送读写数据命令）、软磁盘片三部分组成 具体操作 寻道操作：将磁头定位在目标磁道上 地址检测操作：主机将目标地址送往磁盘控制器，控制器从驱动器上按记录格式读区地址信息，并与目标地址进行比较，找到欲读写信息的磁盘地址,读写数据操作：首先检测数据标志是否正确，然后将数据字段的内容读入内存，最后进行CRC校验 写数据操作：写数据时，不仅要将原始信息经编码后写入磁盘，同时还要写上数据区标志和CRC校

26、验码及间隙 初始化：在盘片上写格式化信息，对每个磁道划分区段,硬盘存储器 硬盘存储器的类型 按磁头的工作方式分类 固定磁头硬盘存储器 移动磁头硬盘存储器,按硬盘是否具有可换性分类 可换盘磁盘存储器 固定盘磁盘存储器,温彻斯特硬盘 是一种可移动磁头固定盘片的磁盘存储器 1972年首先应用在IBM3340硬盘存储器中 采用密封组合方式，将磁头、盘片、驱动部件以及读写电路等制成一个不能随意拆卸的整体 防尘性能好、可靠性高、对环境要求不高 硬盘存储器的结构 磁盘驱动器 主要包括主轴、定位驱动及数据控制等部分 磁盘控制器：接收主机发送来的命令 盘片,格式化和分区 低级格式化 对盘片上的扇区加上标记，以便驱动器能识别指定的扇区，并规定扇区的交错因子。 容易对硬盘产生损伤，尽量不使用 硬盘的分区 目的：将物理硬盘分为若干个逻辑存储区域，主要是为了使用不同的操作系统 可以系硬盘上建立一个基本分区、一个逻辑分区 高级格式化 FORMAT命令 是硬盘的记录格式能为系统接受。检测出硬盘由却显得磁道和扇区，建立目录、文件分配表和装入操作系统文件,