USB读数装置及上位机的设计.doc

上传人:白大夫 文档编号:3274713 上传时间:2019-08-07 格式:DOC 页数:2 大小:15KB
返回 下载 相关 举报
USB读数装置及上位机的设计.doc_第1页
第1页 / 共2页
亲,该文档总共2页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《USB读数装置及上位机的设计.doc》由会员分享,可在线阅读,更多相关《USB读数装置及上位机的设计.doc(2页珍藏版)》请在三一文库上搜索。

1、USB读数装置及上位机的设计数据采集在信息处理系统中占有不可替代的地位,它是以传感器、信号测量与处理、微型计算机等技术为基础而形成的,主要研究信息数据的采集、存储、处理以及控制等作业,具有很强的实用性。数据采集技术已经在雷达、通信、水声、遥感、语音处理、智能仪器、工业自动化以及生物医学工程等众多领域得到广泛的应用。数据采集器一般包括数据采集部分和数据处理传输部分。前者包括信号的滤波、放大、采样、保持、转换、存储等部分,后者包括数据读取、传输及微机接口部分。1 系统结构及硬件电路设计1.1 系统的结构框图及工作原理本系统主要由四个模块构成:FLASH存储器模块、FPGA控制模块、USB接口控制模

2、块及电源模块。如图1所示。其工作原理是:FLASH模块存储数据,作为记录器的数据源;FPGA模块作为读数装置的控制器,读取FLASH的数据并传输给USB控制接口模块;USB控制芯片接收来自上位机的命令,并与FPGA通信来执行用户需要的操作;电源模块为各模块提供稳定电源。1.2 电源管理模块本系统中芯片的工作电压有5 V、3.3 V、2.5 V。由于计算机的USB接口可以提供5 V电源,最大为500 mA的电流,对于此系统已足够,所以本系统的5 V电源直接由USB供电,并利用5 V电源经过电压调节器AMS1117调整出3.3 V和2.5 V电源。1.3 FPGA模块本设计的FPGA采用XILIN

3、X公司的Spartan-2系列的XC2S50,包括FPCA配置电路和FPGA时钟电路及接口配置。FPGA的配置方式灵活多样,本设计根据芯片是否能够自己主动加载配置数据以及比特流的位宽,利用主串模式进行配置FPCA,如图2所示。在FPGA的输出端口上为每个端口连接了一个电阻,起到耦合限流的作用,使外部接口与FPGA进行匹配,防止电流过大等不良影响而烧坏芯片。1.4 USB接口模块一般USB的接口芯片种类大致可分为:主控制器、根集线器、接口芯片以及具有USB接口的微控制器。本设计利用的是EZ-USB FX2LP系列的CY7C68013A-128PIN芯片。本设计采用0XC0的EEPROM启动方式。

4、即在EEPROM中首字节写入0XC0,并将VID、PID、DID和配置字节写入EEPROM。芯片上电后,将这些数据复制到片内存储器,并将其发送给主机,由主机根据ID数据选择合适的固件程序下载到USB芯片内。本设计使用具有I2C总线接口的串行EEPROM芯片AT24C64。AT24C64具有8192 x 8位容量,可重复擦除100万次。1.5 FLASH存储器模块FLASH存储器存储着记录器的数据,本设计的目的就是从FLASH中读取数据并传入计算机进行保存。本设计采用SAMSUNG公司的K9F5608UO D NAND FLASH存储器。其特点如下:存储单元阵列为(32M+1024k)bit8bit;总共64k的块,每块含32页,每页为512+16字节;以页为单位编程(200s典型编程时间),以块为单位擦除(2ms典型擦除时间);命令、地址、数据复用端口;提供硬件数据保护功能。本设计的硬件连接电路如图3所示。其中MAX1658为K9F5608UOD提供电源,排阻起到耦合限流作用。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1