《Verilog 99题-画出CMOS三态缓冲器的电路原理图.doc》由会员分享，可在线阅读，更多相关《Verilog 99题-画出CMOS三态缓冲器的电路原理图.doc（5页珍藏版）》请在三一文库上搜索。
1、Verilog 99题:画出CMOS三态缓冲器的电路原理图001.画出CMOS反相器的电路原理图。衬底的连接问题。PMOS衬底接电源，NMOS衬底接地002.反相器的速度与哪些因素有关？什么是转换时间（transitiontime）和传播延迟（propagation delay）？反相器的速度与哪些因素有关。（1）电容（负载电容、自载电容、连线电容）较小，漏端扩散区的面积应尽可能小。输入电容要考虑： （1）Cgs 随栅压而变化（2）密勒效应（3）自举效应（2）加大晶体管的尺寸（驱动能力），使晶体管的等效导通电阻（输出电阻）较小。但这同时加大自载电容和负载电容（下一级晶体管的输入电容）。（3）提
2、高电源电压，提高电源电压可以降低延时，即用功耗换取性能但超过一定程度后改善有限。电压过高会引起可靠性问题（氧化层击穿、热电子等）。Transition Time（转换时间）：上升时间：从10%Vdd上升到90%Vdd的时间，下降时间L从90%Vdd下降到10%dd的时间。上升时间和下降时间统称为Transition Time，也有定义为20%到80%。Propagation Delay（传播延时）：在输入信号变化到50%Vdd到输出信号变化到50%Vdd之间的时间。扩展问题：结合fpga的时序报告，介绍一下这些参数在工程实际中有啥用处呢？003.解释一下Vih，Vil，Vol，Voh，Vt。V
3、ih：输入电压由高到低变化时，输出电压开始上升且传输特性曲线斜率为-1的点，即图中B点对应的输入电压。（仍能维持输出为逻辑“1”的最大输出电压）Vil：输入电压由低到高变化时，输出电压开始下降且传输特性曲线斜率为-1的点，即图中A点对应的输入电压。（仍能维持输出为逻辑“0”的最小输出电压）Voh：定义为最小合格高电平。（维持输出为逻辑“1”的最大输出电压）Vol：定义为最大合格低电平。（维持输出为逻辑“0”的最大输出电压）CMOS集成电路内部规定Vol = 0v，Voh = Vdd。Vt：MOS管的阈值电压扩展问题：如果输入电平是(Vil+Vih)/2，会有什么问题？输入电压（Vil+Vih）
4、/2接近于0.5Vdd，CMOS反相器的阈值电压也接近于0.5Vdd，这样输出不确定会是高电平还是低电平，输出呈亚稳态！004.什么是原码，反码，补码，符号-数值码。以4bit为例，给出各自表示的数值范围。原码：符号位+真值，最高位表示符号位，以4bit为例。+3原 = 0011-3原 = 1011表示范围：-7到+7原码中0000和1000都表示0。反码：正数的反码是它本身，负数的反码将原码除符号位外逐位取反。以4bit为例。+3原 = 0011原 =0011反-3原 = 1011原 = 1100反表示范围：-7到+7反码中0000和1111都表示0。补码：正数的补码是它本身，负数的补码将原
5、码除符号位外逐位取反再加1。以4bit为例。+3原 = 0011原 =0011反 = 0011补-3原 = 1011原 =1100反 = 1101补表示范围：-8到+7补码中0的表示只有一种形式，即0000，1000表示-8。以上是有符号数，对于无符号数来说都是来表示整数，其原码、反码、补码都是其本身。更详细解释可参考维基百科。https:/zh.wikipedia/wiki/%E6%9C%89%E7%AC%A6%E8%99%9F%E6%95%B8%E8%99%95%E7%90%86005.十进制转换为二进制编码：127-127127.375-127.375十进制数转化为R进制数：整数部分，除
6、R取余法，除到商为0为止。小数部分，乘R取整法，乘到积为0为止。127 = 0111_1111-127 = 1111_1111127.375 =0111_1111.011-127.375 =1111_1111.011006.画出CMOS三态缓冲器的电路原理图，解释一下高阻态。很多东西去搜索还是应该直接用英文，用Google或者Bing国际版，百度真是惨不忍睹。PMOS衬底接Vdd，CMOS衬底解Gnd，以下为简化，未画衬底。图1，三态非门，当EN为1时，最上面的PMOS和最下面的NMOS管截止，所以输出为高阻态，反之输出为A，同理可推理出图2，EN高电平有效输出。图3，三态缓冲门，当EN为高电
7、平时，最上面的PMOS管截止，输出为高阻态，反之，输出为A。图4一样。图5，CMOS传输门，双向传输，当C=0，C=Vdd，两个MOS管都截止，输入和输出之间呈现高阻态，当C=Vdd，C=0，如果0 高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西007.什么是Open-Drain Output？Open-Drain Output漏极开路输出，称为OD门，两个OD门并联可以实现线与功能，输出端外接的上拉电阻提高驱动能力008.只用2输入mux，实现与，或，非，异或。2输入mux定义为
8、o = s ? a :b;与：out = (a = 1b0)? 1b0: (b = 1b0)? 1b0: 1b1);改进版：out = (a = 1b1)? b: 1b0;或：out = (a = 1b1)? 1b1: (b = 1b1)? 1b1: 1b0);改进版：out = (a = 1b0)? b: 1b1;非：out = (a = 1b1)? 1b0: 1b1;异或：out = (a = 1b1)? (b = 1b1)? 1b0: 1b1) : (b = 1b0)? 1b0: 1b1);009.相同面积的cmos与非门和或非门哪个更快？数集学的不够深刻，需要慢慢体会。电子迁移率是空穴的2.5倍（在硅基CMOS工艺中），运算就是用这些大大小小的MOS管驱动后一级的负载电容，翻转速度和负载大小一级前级驱动能力相关。为了上升延迟和下降延迟相同，PMOS需要做成NMOS两倍多大小。载流子的迁移率，对PMOS而言，载流子是空穴；对NMOS而言，载流子是电子。PMOS采用空穴导电，NMOS采用电子导电，由于PMOS的载流子的迁移率比NMOS的迁移率小，所以，同样尺寸条件下，PMOS的充电时间要大于NMOS的充电时间长，在互补CMOS电路中，与非门是PMOS管并联，NMOS管串联，而或非门正好相反，所以，同样尺寸条件下，与非门的速度快，所以，在互补CMOS电路中，优先选择与非门。