Verilog和VHDL之间如何互转.doc

上传人:白大夫 文档编号:3274800 上传时间:2019-08-07 格式:DOC 页数:2 大小:14.50KB
返回 下载 相关 举报
Verilog和VHDL之间如何互转.doc_第1页
第1页 / 共2页
亲,该文档总共2页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《Verilog和VHDL之间如何互转.doc》由会员分享,可在线阅读,更多相关《Verilog和VHDL之间如何互转.doc(2页珍藏版)》请在三一文库上搜索。

1、Verilog和VHDL之间如何互转1. FPGA学习经历 阶段一:当我们刚开始学习FPGA时,一定会问到一个问题:学习Verilog还是VHDL?阶段二:等我们学习FPGA到一定程度时参加面试时,面试者也会同样问你一个问题:你以前用Verilog还是VHDL开发?阶段三:你已经习惯某种语言,也发现语言不是学习FPGA时需要区分的问题,它仅仅是硬件描述语言而已。可是,当你发现一份和你使用语言不同的代码作为参考时,你又开始想:我以后的工作是不是要二种语言都会,这样工作才会得心应手?阶段四:已经很少人用硬件描述语言了,都用C语言等高级语言开发了?.当然阶段四纯属个人的对未来的推测,但是,近年来,F

2、PGA也高速发展,明显有当年汇编语言开发到C高级语言开发的趋势,我们是不是应该不局限于只学习FPGA,而要学习下嵌入式知识,特别是Xilin最新推出的ZYNQ就是最好的切入点,集ARM和FPGA开发与一体。但是,做FPGA的人很难入门嵌入式ARM/Linux,而做ARM/Linux的也很难入门FPGA,对于集ARM和FPGA开发一体的ZYNQ,更是入门难,很多公司都要多个人开发ZYNQ,但未来的趋势肯定是FPGA2嵌入式,这也是本人开公众号的目的。言归正传,本节内容要说的是,对于我们做FPGA开发人员来说,如何快速在Verilog和VHDL之间互转,加快开发产品的进度,而不是因为只懂某一种语言

3、而局限了自己的开发。2. Verilog和VHDL之间如何互转个人目前总结的有2种方法推荐给大家:2.1 使用EDA软件自带的语言模板在这里,以Vivado为例,打开它里面的语言模板后,可以对比查看Verilog和VHDL之间的差异,如下图:也可以搜索关键字,查看对应的语言模板,如下图,查看always和process时对应的语言模板:2.2 使用XHDL软件完成Verilog与VHDL之间的转换另外,我们可以使用XHDL软件来完成互相转换。虽然它有一定的局限性,但还是足够我们用。需要注意的是:语言代码之间转换时,要求代码无语法错误,注释为英文,不能为中文,否则就会互转失败。XHDL软件界面 XHDL测试文件(Verilog)XHDL软件运行完成后XHDL生成的目标文件(VHDL)上面大致说明了XHDL的功能,但它也有一些限制,大家可以到网上下载后详细适用,如果找不到源文件,可以私信我传一份给你。3. 总结XHDL毕竟只是一个工具,能帮我们的有限,无法帮我们把所有的代码一键互转,还是需要我们增强自己的基本理论,记住FPGA编程中和嵌入式语言开发不同的思维方式:即一切皆硬件的思维方式。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1