Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan.doc

上传人:白大夫 文档编号:3275320 上传时间:2019-08-07 格式:DOC 页数:2 大小:15.50KB
返回 下载 相关 举报
Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan.doc_第1页
第1页 / 共2页
亲,该文档总共2页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan.doc》由会员分享,可在线阅读,更多相关《Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan.doc(2页珍藏版)》请在三一文库上搜索。

1、Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan第5章 Virtex-6系列FPGAVirtex-6是Xilinx 在2009年2月推出的新一代旗舰产品,采用了第三代Xilinx ASMBL架构、40nm 工艺,提供多达760000 个逻辑单元,为业界成本最低、功耗最低、密度最高、性能最高、带宽最大的FPGA。该产品在硬内核IP、收发器以及开发工具支持方面做了很大的优化,在追求更高带宽的同时,支持更广泛的通信标准和更高的性能。Virtex-6 具有以下特性。(1) 三个子平台,各平台之间的资源对比关系见图5-1。LXT 平台:适用于高速串行连接,同时对逻辑资源性能要求比较

2、高的应用。SXT 平台:适用于高速串行连接,同时对DSP 处理能力要求最高的应用。HXT 平台:适用于对串行连接带宽要求最高的应用。图5-1 Virtex-6系列的资源对比(2) 子平台间的兼容性。LXT 与SXT 器件,如果封装相同,则引脚兼容。(3) 先进的高性能FPGA 逻辑资源。真正的6 输入LUT 技术。双LUT5 选项。LUT/双触发器对。提高布线效率。每个LUT 可配置为64 位(或者2 个32 位)分布式LUT RAM。带寄存器输出的SRL32/双SRL16。强大的时钟管理模块(MMCM)。(4) 32kbit BRAM/FIFO,工作频率达600MHz,而且可以拆分成2 个1

3、8kbit 以提高BRAM带宽。(5) 高性能并行SelecTIO 技术,支持DDR3。(6) 先进的2518 乘累加模块DSP48E1。(7) 灵活的配置模式,支持SPI、mulTI-boot 功能。(8) System Monitor 系统监控功能。(9) 集成PCIe2.0 硬核,支持Gen1/Gen2,1/2/4/8 模式,具有endpoint和root port 功能。(10) GTX 收发器支持150Mbit/s 到6.5Gbit/s 传输速率。(11) GTH 收发器支持2.488Gbit/s 到超过11Gbit/s 传输速率。(12) 集成10/100/1000Mbit/s 以

4、太网MAC 模块。应用GTX 可以支持1000BASE-X PCS/PMA 和SGMII。应用SelectIO 可以支持MII/GMII/RGMII。支持2500Mbit/s 传输速率。(13) 40nm 铜工艺、CMOS 技术。(14) 1.0V 核电压(1,2,3 速度等级)。(15) 0.9V 核电压的支持(1L 速度等级)。(16) 采用Flop-Chip 封装,具有很高的信号完整性。5.1 Virtex-6 内部模块本节将详细介绍Virtex-6 系列器件的内部模块,以便读者对Virtex-6系列FPGA内部模块有一个较深入的认识,因为,只有深入了解了FPGA 的内部结构,才能有效地利用它,这可以在很大程度上提高设计者的设计优化能力用较少的资源,实现较多的功能、较高的性能。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1