《可编程逻辑器件时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件时序逻辑电路.ppt（11页珍藏版）》请在三一文库上搜索。
1、可编程逻辑器件 时序逻辑电路,实验目的,（1）了解时序逻辑电路的设计方法 （2）掌握集成计数器的级联方法 （3）掌握Quartus II软件中使用文本输入法和原理图输入法进行电路设计和仿真,预习要求,（1）熟悉中规模集成芯片74161的引脚排列和逻辑功能 （2）熟悉可编程时序逻辑设计的基本方法,实验内容,利用VHDL语言编程实现60进制计数器的时序逻辑功能，进行软件仿真和硬件测试。,报告要求,1）VHDL描述74161的程序 2）仿真波形,附录：Quartus II使用,1、file/new建VHDL文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一致。 2、Start comp
2、ilation开始编译 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中，保存波形文件。点击 Start simulation,得结果。思考输入的不同进制如何切换？,4、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关键。 芯片选择：EP3C16Q240C8,思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如 何调用这二种仿真？,试验箱LED电路图,管脚锁定,CLK1,CLK2: 50MHz CLK3,CLK4: 20MHz,试验箱数码管电路图,数码管管脚,