《使用pll和voc设计频率合成器的特点.doc》由会员分享，可在线阅读，更多相关《使用pll和voc设计频率合成器的特点.doc（2页珍藏版）》请在三一文库上搜索。
1、使用pll和voc设计频率合成器的特点几乎每个RF和微波系统都需要频率分立解决方案有多个优点：可设计每个分立芯片以提供尽可能好的性能。PLL和VCO之间的物理距离降低了交叉如果环路中的一个芯片损坏，只需更换较少的元件。图2. 多频段VCO调谐电压与输出频率的关系输出频率大于4.4 GHz。相位噪声性能可与分立解决方案相比拟。在单个小封装中集成PLL和VCO。成本低于分立解决方案。输出频率从50 MHz到13.6 GHz (一个端口6.8 GHz，另一个端口6.8 GHz)。相位噪声：传统分立VCO在10 GHz时：110 dBc/Hz (100 kHz偏移)和135 dBc/Hz (1 MHz
2、偏移)。分立VCO用频率范围换取相位噪声性能。ADF4355系列在10 GHz时：106.5 dBc/Hz (100 kHz偏移)和130 dBc/Hz (1 MHz偏移)。5 mm 5 mm LFCSP封装。价格随器件而异，但成本低于分立解决方案。杂散性能集成PLL/VCO有一个重要方面需要讨论。上文指出了分立解决方案的一个优点，那就是两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合，从而降低了干扰杂散信号的功率。当集成PLL和VCO时，杂散性能不可避免会下降。市场上的某些器件设法将此性能下降保持在非常低的水平，使PLL/VCO具有令人吃惊的良好杂散性能HMC830就是一例。其他PL
3、L/VCO器件需要采取一些额外措施来改善杂散水平，以便支持某些高性能产品。改变PFD频率以消除整数边界杂散一种技术是利用频率规划算法改变PLL的PFD频率。这样可以将PFD模块引起的杂散信号转移到不会造成较大影响的区域，从而在事实上消除杂散。相关详细信息请参阅“分析、优化和消除集成VCO的锁相环在高达13.6 GHz处的整数边界杂散”一文。隔离PLL和VCO如上所述，PLL和VCO电路紧密靠近可能引起不需要的耦合。为解决这一问题，可使用双芯片解决方案将PLL和VCO电路从物理上隔离开来。这样既能获得分立解决方案的低杂散信号优势，又能享有集成解决方案的宽输出频率优势。使用非VCO所在芯片中的PLL可降低杂散功率。HMC704的固有杂散性能优于ADF4355 PLL因此，杂散进一步降低。HMC704的归一化相位噪底低于ADF4355 PLL因此，频率合成器输出端的噪声更低。图3.利用外部HMC704 PLL锁定ADF4355以改善杂散性能ADF4355-2：集成式PLL/VCO，输出53 MHz至4400 MHz。ADF4355：集成式PLL/VCO，输出53 MHz至6800 MHz。ADF5355：集成式PLL/VCO，输出53 MHz至13,600 MHz。ADF4355-3：低功耗集成式PLL/VCO，输出51 MHz至6600 MHz。